JAC Recruitment ハイクラス転職エージェント
  1. ハイクラス転職TOP
  2. 電子デバイス研究開発
  3. 電子デバイス研究開発／北海道の求人・転職情報

電子デバイス研究開発／北海道の求人・転職情報

44件中の1〜44件を表示

条件を変更

【千歳】半導体関連　QCエンジニア（ウェハプロセス製造品質グループ）- 品質保証部

Rapidus株式会社

仕事内容
同社は2027年にプロセス・ルールが2nm以下の先端ロジック半導体の開発・量産を行うことを目指しており、2025年4月にパイロットラインの稼働が開始され現在急ピッチで組織の立上げを行っております。

下記、業務をお任せいたします。
半導体製造におけるウェハプロセスの製造品質管理及び工程改善業務を行います。
・工程内不具合の処置判断及び原因工程の調査と未然防止による品質改善の推進
・SPC等を使った予兆管理の内部統制（進捗確認及びフォローアップ、刈取りなど）
・各種品質に関わる社内システムの構築

Rapidusは2025年4月にパイロットラインが稼働し始め、2027年量産化に向けて試作を進めております。
《Rapidusの技術で変える未来》
弊社の取引業界は自動車業界やIT・PCメーカーなど多岐に渡りますがスマホやPC、産業用ロボットなど私たちが扱う製品に必要不可欠な半導体。
現代社会の進化は半導体なくしては成り立たず、特に近年AIやIoTといった
次世代技術の発展が、半導体の需要を爆発的に高めています。
Rapidusの最大の特徴は、開発期間を短縮する統合型ファウンドリサービスRUMSを展開、単に半導体を製造するだけでなく、開発期間を世界最短にすることを価値として提供。

RUMSとは・・・https://www.rapidus.inc/business/

Rapidus株式会社の特徴
〇IBMとの技術提携
Rapidusは2nmプロセスの基盤技術を自社開発するのではなくこの分野で
先行するIBMから技術ライセンスの供与を受け、共同開発を進めています。
同社の研究者及び技術者は世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーで米国IBM・日本IBMの研究者と協働。
日本国内技術に留まらない世界的な最新技術への挑戦です。
〇imecとの連携
ベルギーに本拠を置く世界最先端の半導体研究機関imecとの協力覚書も締結。欧州半導体エコシステムの中心的存在であるimecとの連携をきっかけにEUV技術へのアクセスとグローバルな研究開発ネットワークへの参加を進めています。

■参考動画・記事
＜記事＞
参考①：新たなコンセプトで先端ロジック半導体製造へ：ラピダスの小池淳義社長に聞く
https://www.nippon.com/ja/in-depth/a09004/?cx_recs_click=true
＜参考動画＞
参考①：【半導体2023】今さら聞けない『Rapidusは何をやっている？』＆業界各社の動きを徹底解説【TSMC】【サムスン】
https://www.youtube.com/watch?v=dQY-VjzvZUA
参考②：【Rapidus社長対談】Rapidusは今までにないビジネスモデルを構築する!
https://www.youtube.com/watch?v=A1klwk6z2Qw
求める経験 / スキル
【必須スキル・経験】
・半導体ウェハプロセスのデバイスインテグレーション、プロセス技術/開発、品質管理のエンジニアリング業務のいずれかの経験（目安5年程度以上）　※特に半導体製造ラインで歩留まり改善、品質改善経験

【歓迎スキル・経験】
以下分野での知識、経験
・欠陥検査装置や設備オペレーション
・レビューSEM等の観察結果と工程フローから原因工程の絞込み
・半導体製造に関わる各種測定機器の取り扱い及び校正等業務
・クリーンルーム内の清浄度管理（塵埃、静電気、汚染等）業務

【求める人物像】
他部署と協力及び折衝し、目標達成に向けて積極的に活動できる方
従業員数
1,024名
勤務地

北海道

想定年収

400 万円 ~ 900 万円

従業員数
1,024名

フィールドプロセスエンジニア

外資系半導体製造装置メーカー

  • 外資系企業
  • 上場企業
仕事内容
■ポジション概要（FPEとは？）
FPE（Field Process Engineer）は「お客様工場（半導体メーカー）の現場に入り、装置のプロセス技術を最適化するエンジニア」です。
装置の立ち上げ、性能評価、プロセス改善、トラブル解析、さらには次世代装置の開発支援まで幅広く担当します。

■主な業務内容
1. 半導体製造装置の立ち上げ
工場に導入されたLam装置を稼働させ、レシピ（プロセス条件）を最適化する

2. 前工程プロセス性能の検証・改善
形状異常、膜厚ばらつき、エッチング速度低下などをデータ分析・実験計画（DOE）で改善。歩留まり向上を支援

3. トラブルシュート（原因解析）
ガス、温度、圧力、RF、チャンバー状態などの装置パラメータを解析し、原因を切り分ける

4. 顧客との技術連携
評価結果の説明や改善提案、デモンストレーション（お客様向けプロセス紹介）、顧客の量産工場でのプロセス条件作り

5. 本社（米国）との技術連携
装置改善・不具合共有・次世代装置の開発支援。技術文書は英語が多く、メールなどで海外拠点と連携する場合があります

6. プロジェクト管理
課題の定義、実験計画、スケジュール管理、チーム連携

7. 技術指導・ナレッジ共有
装置設置時のトレーニング。若手エンジニア育成

■扱う装置
希望・経験に応じて、以下のいずれかを担当します：
エッチング（Etch）
成膜（Deposition）
洗浄（Wet Clean）
PLP（新アプリケーション）

■出張について
・出張無し拠点
北海道オフィス
広島オフィス
北上サービスセンター
四日市テクノロジーセンター※四日市拠点のみ入社後1～2年目に研修の一環で北上への出張が生じる場合がございます。
求める経験 / スキル
すべてを満たしていなくても、近い経験があればぜひご応募ください。

■必須要件（いずれかに当てはまる方）
・材料、化学、物理などの分野で、研究や開発、評価業務に取り組んだ経験
（大学院での研究経験、またはそれに近い実務経験を想定しています）
・実験や評価を通じて、条件を変えながら結果を確認し、「なぜその結果になったのか」を考え、説明してきた経験
・技術的な内容について、社内外の関係者と会話しながら、認識をすり合わせたり、方針を決めた経験
・現場や装置、実機を扱う業務の中で、想定外のトラブルや課題に対し、原因を考え、対策を実行した経験
・日本語での業務遂行が可能な方
（技術的な説明、打ち合わせ、簡単な文書作成を含みます）

■近い職種(企業によって定義が異なるため記載しております)
・プロセスエンジニア
・技術マーケティング
・プロジェクトマネジメント
・アプリケーションエンジニア

■以下の経験をお持ちの方は、特に親和性があります
・顧客の要望を整理し、技術的な観点で形にしてきた経験
・技術的な立場で、製品やサービスの価値を説明してきた経験
・社内外を巻き込んで、案件やテーマを前に進めた経験
・半導体材料、製造、装置メーカーでのプロセスエンジニアまたはアプリケーションエンジニア経験
　　
■歓迎要件
・材料、化学、物理系分野の大学院修了（修士または博士）
・半導体、電子材料、薄膜、成膜、エッチング、洗浄などに関わる知識や経験
（業務経験でなく、研究や評価レベルでも問題ありません）
・装置メーカー、材料メーカー、デバイスメーカーなどでの評価、試作、立ち上げ、顧客対応の経験
・実験結果やデータをまとめ、改善提案や報告を行った経験（DOE、統計手法の名称を使っていなくても問題ありません）
・顧客先や現場での評価対応、技術説明、レポート作成の経験
・英語の技術資料を読むことに抵抗がない方
または、簡単な技術的なやり取りができる方
・複数の関係者と調整しながら、業務やプロジェクトを進めた経験
勤務地

複数あり

想定年収

650 万円 ~ 1,800 万円

【千歳】半導体関連　QCエンジニア（後工程プロセス製造品質グループ） - 品質保証部

Rapidus株式会社

仕事内容
同社は2027年にプロセス・ルールが2nm以下の先端ロジック半導体の開発・量産を行うことを目指しており、2025年4月にパイロットラインの稼働が開始され現在急ピッチで組織の立上げを行っております。

下記、業務をお任せいたします。
半導体製造における後工程プロセスの製造品質管理及び工程改善業務を行います。
・工程内不具合の処置判断及び原因工程の調査と未然防止による品質改善の推進
・SPC等を使った予兆管理の内部統制（進捗確認及びフォローアップ、刈取りなど）
・各種品質に関わる社内システムの構築

Rapidusは2025年4月にパイロットラインが稼働し始め、2027年量産化に向けて試作を進めております。
《Rapidusの技術で変える未来》
弊社の取引業界は自動車業界やIT・PCメーカーなど多岐に渡りますがスマホやPC、産業用ロボットなど私たちが扱う製品に必要不可欠な半導体。
現代社会の進化は半導体なくしては成り立たず、特に近年AIやIoTといった
次世代技術の発展が、半導体の需要を爆発的に高めています。
Rapidusの最大の特徴は、開発期間を短縮する統合型ファウンドリサービスRUMSを展開、単に半導体を製造するだけでなく、開発期間を世界最短にすることを価値として提供。

RUMSとは・・・https://www.rapidus.inc/business/

Rapidus株式会社の特徴
〇IBMとの技術提携
Rapidusは2nmプロセスの基盤技術を自社開発するのではなくこの分野で
先行するIBMから技術ライセンスの供与を受け、共同開発を進めています。
同社の研究者及び技術者は世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーで米国IBM・日本IBMの研究者と協働。
日本国内技術に留まらない世界的な最新技術への挑戦です。
〇imecとの連携
ベルギーに本拠を置く世界最先端の半導体研究機関imecとの協力覚書も締結。欧州半導体エコシステムの中心的存在であるimecとの連携をきっかけにEUV技術へのアクセスとグローバルな研究開発ネットワークへの参加を進めています。

■参考動画・記事
＜記事＞
参考①：新たなコンセプトで先端ロジック半導体製造へ：ラピダスの小池淳義社長に聞く
https://www.nippon.com/ja/in-depth/a09004/?cx_recs_click=true
＜参考動画＞
参考①：【半導体2023】今さら聞けない『Rapidusは何をやっている？』＆業界各社の動きを徹底解説【TSMC】【サムスン】
https://www.youtube.com/watch?v=dQY-VjzvZUA
参考②：【Rapidus社長対談】Rapidusは今までにないビジネスモデルを構築する!
https://www.youtube.com/watch?v=A1klwk6z2Qw
求める経験 / スキル
【必須スキル・経験】
・半導体後工程プロセスのプロセス技術/開発/不良解析、品質管理のエンジニアリング業務のいずれかの経験（目安5年程度以上）
・半導体製造ラインで歩留改善、品質改善の経験

【歓迎スキル・経験】
以下分野での知見
・半導体パッケージの不良解析方法及び各種解析設備
・各種パッケージ材料
・ウェハプロセス
・クリーンルーム内の清浄度管理（塵埃、静電気、汚染等）業務
従業員数
1,024名
勤務地

北海道

想定年収

400 万円 ~ 900 万円

従業員数
1,024名

☆【北海道(千歳)】電気二重層キャパシタおよびリチウムイオンキャパシタのプロセス開発（電極工程・配合設計）【PID　メカトロニクス事業部】

パナソニックインダストリー株式会社

仕事内容
●セル開発部のミッション
AIサーバーをはじめとする成長市場に向けたキャパシタセルの開発・量産化を推進し、高出力・長寿命・高信頼な製品で次世代インフラを支える事業創出と競争力強化を担う

●開発一課のミッション
他社を圧倒する製品特性と生産性を目指し、材料・プロセスの両面から開発推進し量産へ落とし込む。

●担当業務と役割
・AIサーバー向けEDLC／LICの電極製造工程（混練・塗工・プレス・スリット）のプロセス開発を担当する
・担当工程における性能・品質・歩留まりの改善を自ら推進する
・顧客要求（高出力・信頼性）を理解し、担当領域での仕様実現を担う
・材料メーカー・設備メーカーと連携し、個別技術課題の解決を行う
・千歳工場での量産立上げにおいて、担当工程の安定化と条件確立を担う

●具体的な仕事内容
・EDLC／LIC向け電極材料（活性炭、バインダー、導電材）の配合設計および電極仕様検討を担当する
・混練・塗工・プレス・スリット工程におけるスラリー設計および工程条件最適化を実行する
・新製品立上げにおいて試作～量産までのスケールアップを担当領域で推進する
・材料メーカー・設備メーカーと連携し、担当領域の材料特性・装置条件の最適化を行う
・複数ライン立上げ・増産対応において、自担当工程の安定化・能力確保を実現する

●この仕事を通じて得られること
・AIサーバー・データセンター向け製品開発を通じ、社会インフラを支える技術に携わる実感を得られる
・材料設計～プロセス開発～量産立上げまでを経験し、電気化学・材料・プロセスの基礎技術を習得できる
・新製品開発に参画し、モノづくりの一連の流れと技術者としてのスキルを着実に高められる

●職場の雰囲気
・材料、プロセス、設備など異なる専門のメンバーで構成され、中途入社者も多く、フラットに議論できる風通しの良い職場です。
・千歳工場を中心に現場と開発が近く、宇治工場などの開発拠点とも連携しながら業務を進める体制です。
・新製品立ち上げや増産対応が並行して進むため、スピード感を持って主体的に業務を推進できる環境です。

●キャリアパス
・材料開発・プロセス開発・量産立ち上げを通じて、電極技術の基礎から応用までの専門性を体系的に習得できる
・新製品開発に参画し、モノづくりの一連の流れを経験する中で技術者としての実務力を高められる
・千歳工場を中心に関連拠点と連携し、実務を通じて幅広い技術領域への理解を深められる
求める経験 / スキル
【必須】
・プロセス開発、生産技術いずれかの実務経験（2年以上）および電気電子・機械系の基礎知識
・電極工程（混練・塗工・プレス・スリット）またはスラリー設計に関する基礎的理解または実務経験
・新製品立上げや量産導入など、モノづくりプロセスの一部に関わった経験
【歓迎】
・キャパシタ／リチウムイオンキャパシタの電極材料（活性炭・バインダー・導電材）に関する知識または経験
・ロールtoロールプロセス全般に関する実務経験
・材料メーカー・設備メーカーとの協働経験

【人柄・コンピテンシー】
・関係部門やパートナーと円滑にコミュニケーションを取り、チームで課題解決に取り組める
・変化の多い環境でも主体的に課題を見つけ、実行できる
・現場・実験・データを重視し、粘り強く試行錯誤しながら最後までやり遂げる
従業員数
39,200名 （国内：約13,800人　海外：約25,400人 ＊2025年4月現在）
勤務地

北海道

想定年収

715 万円 ~ 1,156 万円

従業員数
39,200名 （国内：約13,800人　海外：約25,400人 ＊2025年4月現在）

半導体の回路設計 (アナログorデジタル)

TOPPANテクニカル・デザインセンター株式会社

  • 在宅勤務可
仕事内容
【仕事】
LSI製品の設計リーダーとして、製品仕様の実現性検討から設計仕様への落し込み、設計担当者の業務、進捗管理に至るまで、ＬＳＩ設計全般に関する業務を行う。
【製品概要】
センサー処理を中心としたアナログとデジタルのミックスドシグナル製品がメインとなりますが、通信処理や電源制御用のアナログ製品、信号制御やＣＰＵ搭載のデジタル製品もございます。ご経験のある製品分野をご担当いただきます。
【主な顧客】
国内の半導体メーカー、セットメーカーから依頼されるＡＳＩＣ開発がメイン業務となります。又、大学や研究部門から依頼される先端技術開発もございます。
求める経験 / スキル
【必須】
ＬＳＩに関する設計・開発経験（アナログｏｒデジタル）

【歓迎】
高周波・ＲＦ/電源/センサー等のアナログ製品開発経験、システム設計経験、マイコン設計経験

【スキル】
アナログ設計経験（５年以上）ＡＤＣ、高精度AMP、電源、高速通信、ＣＩＳ、ＲＦ等。デジタル設計経験（５年以上）マイコン、ＳｏＣ、ＣＰＵアーキテクチャ、画像処理等（ミドル、ＤＦＴ、Ｐ＆Ｒ含む）

【求める人物像】
新しい技術を積極的に吸収し、業務に活かせる。課題の本質を紐解き、客観的な視点で論理的な思考ができる。積極的にコミュニケーションを図りながら業務を進められる。
従業員数
199名 （2023年2月時点）
勤務地

複数あり

想定年収

600 万円 ~ 800 万円

従業員数
199名 （2023年2月時点）

【千歳】Digital Chip Design Engineer (Standard Cell Development & DTCO)-設計技術統括部 -旧設計・PDK技術部

Rapidus株式会社

  • 海外勤務あり
仕事内容
ラピダスは最先端のデジタルチップ設計における革新的なリーディングカンパニーです。スタンダードセル開発と設計技術共同最適化（DTCO）に注力する、才能と経験を備えたデジタルチップ設計エンジニアを募集しています。

ライブラリ設計とプロセス技術の融合を推進し、次世代製品向けの高性能かつ低消費電力デジタルチップの実現に重要な役割を担っていただきます。グローバルな環境で最先端技術に携わり、同社の先進的な製品開発に積極的に貢献する機会を得られます。

Rapidus is a leading innovator in cutting-edge digital chip design. We are looking for a talented and experienced Digital Chip Design Engineer to join our team, focusing on Standard Cell Development and Design Technology Co-Optimization (DTCO).

In this role, you will be instrumental in enabling high-performance and low-power digital chips for our next-generation products, by driving the convergence of library design and process technology. You will have the opportunity to work with state-of-the-art technology in a global environment, actively contributing to our advanced product development.

主な職務内容：
- 先進技術ノード向け標準セルライブラリの設計、評価、最適化。
- DTCO（設計技術共同最適化）活動の計画と実行。回路設計とプロセス技術間の連携強化により、最適なPPA（電力、性能、面積）目標の達成を図る。
- カスタムレイアウト、特性評価、検証フローの開発および改善。
- 設計ルール、プロセスばらつき、信頼性要件を深く理解した設計を実施。
- 設計チーム、プロセス・デバイス開発チーム、EDAチームと緊密に連携。
- PPA目標達成に向けた新設計手法・ツールの評価および導入。
- IPベンダー、EDAベンダーとの技術協議および協業への参画。
- 設計データの文書化および管理。

Key Responsibilities:
- Design, evaluate, and optimize standard cell libraries for advanced technology nodes.
- Plan and execute DTCO (Design Technology Co-Optimization) activities, strengthening the collaboration between circuit design and process technology to achieve optimal PPA (Power, Performance, Area) targets.
- Develop and improve custom layout, characterization, and verification flows.
- Design with a keen understanding of design rules, process variations, and reliability requirements.
- Collaborate closely with design teams, process and device development teams, and EDA teams.
- Evaluate and introduce new design methodologies and tools to meet PPA goals.
- Engage in technical discussions and collaborations with IP vendors and EDA venders.
- Document and maintain design data.
求める経験 / スキル
＜必須経験＞
・電気工学、電子工学、物理学、または関連分野の学士号以上。
・デジタルIC設計、特にカスタムセル、スタンダードセル、またはメモリ設計における5年以上の実務経験。
・先進CMOSプロセス技術（例：7nm、5nm、3nm）を用いた実績ある設計経験。
・スタンダードセルライブラリの特性評価および検証に関する深い知識と経験。
・PDK（プロセス設計キット）および設計ルールに関する強い理解。
・Cadence Virtuoso、Synopsys Custom Compiler、HSPICE、Spectre、PrimeTime、LiberateなどのEDAツールの習熟度。
・DTCO（設計技術特性評価）の概念を理解し、関連活動への貢献意欲が高いこと。
・自動化のためのスクリプト言語（例：Python、Perl、Tcl）の使用経験。
・英語でのコミュニケーション経験

＜歓迎要件＞
・DTCO活動における実務経験または顕著な貢献実績
・FinFETまたはGAAFET技術を用いた設計経験
・物理設計（フロアプランニング、配置配線）に関する知識
・信頼性問題（IR降下、EM、ESDなど）の理解
・設計最適化への機械学習またはAI適用経験
・チームマネジメントまたはプロジェクトリーダーシップ経験

求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。
従業員数
1,024名
勤務地

複数あり

想定年収

600 万円 ~ 1,200 万円

従業員数
1,024名

【千歳】Test Chip Design Engineer (Physical Design & PPA Analysis)-設計技術統括部 -旧設計・PDK技術部

Rapidus株式会社

  • 海外勤務あり
仕事内容
■職務内容
ラピダスは半導体イノベーションの最前線に立つリーディングファウンドリであり、次世代集積回路の実現を目指してテストラインの稼働が進んでおります。本ポジションでは、当社の先進プロセス技術の検証と特性評価に不可欠な最先端テストチップの物理設計およびPPA（電力、性能、面積）解析を担当いただきます。

プロセス開発と製品設計の橋渡し役として、同社の技術提供がグローバル顧客の厳しい要求を満たすことを保証する重要な役割をお任せします。このポジションでは、最新のプロセスノードと設計手法に携わるユニークな機会を得られ、半導体製造の未来に直接貢献できます。

Rapidus is a leading foundry at the forefront of semiconductor innovation, enabling the next generation of integrated circuits. We are seeking a highly skilled and experienced Test Chip Design Engineer to join our team. In this role, you will be responsible for the physical design and PPA (Power, Performance, Area) analysis of cutting-edge test chips, critical for validating and characterizing our advanced process technologies.

You will play a pivotal role in bridging the gap between process development and product design, ensuring our technology offerings meet the demanding requirements of our global customers. This position offers a unique opportunity to work with the latest process nodes and design methodologies, contributing directly to the future of semiconductor manufacturing.

■具体的な業務内容
テストチップ設計エンジニアとして、以下の業務を担当します：
・テストチップの物理設計およびPPA解析：
バックエンド（BE）実装および関連フロー開発：チップレベル計画・PG（電源/グランド）ネットワーク設計からフロアプラン、配置、CTS（クロックツリー合成）、配線、電力解析（PDNAサインオフ）、包括的な物理検証に至るバックエンド実装フロー全体を推進。
・設計手法とEDAツールユーティリティ開発：
バックエンド実装に特化した設計手法および関連EDAツールユーティリティの開発・強化。これには新プロセス技術に伴う課題解決策の創出や、顧客を効果的に支援するユーティリティの開発が含まれます。
・ 技術ベンチマーク：
新プロセス技術のPPA特性を徹底的に理解・評価するための詳細な技術ベンチマークを実施。
・プロセス開発チーム、回路設計チーム、EDAベンダーと緊密に連携し、堅牢な設計フローの定義と実装を行う。
・タイミング、消費電力、物理検証失敗を含む複雑な物理設計問題の分析とデバッグの実施。
・設計プロセスおよび方法論の継続的改善に貢献。
・設計仕様、方法論、結果を明確かつ簡潔に文書化。

Key Responsibilities
As a Test Chip Design Engineer, your responsibilities will include:
- Test Chip Physical Design and PPA Analysis:
- Backend (BE) Implementation and Related Flow Development: Drive the full backend implementation flow, from chip-level planning and PG (Power/Ground) network design to floorplan, place, CTS (Clock Tree Synthesis), route, power analysis (PDNA sign-off), and comprehensive physical verification.
- Design Methodology and EDA Tool Utility Development: Develop and enhance design methodologies and associated EDA tool utilities specifically for backend implementation. This includes creating solutions for challenges arising from new process technologies and developing utilities to support our customers effectively.
- Technology Benchmark: Conduct detailed technology benchmarking to thoroughly understand and evaluate the PPA characteristics of new process technologies.
- Collaborate closely with process development teams, circuit design teams, and EDA vendors to define and implement robust design flows.
- Analyze and debug complex physical design issues, including timing, power, and physical verification failures.
- Contribute to the continuous improvement of design processes and methodologies.
- Document design specifications, methodologies, and results clearly and concisely.
求める経験 / スキル
＜必須経験＞
・電気工学、電子工学、または関連分野の学士号以上。
・デジタルバックエンドIC設計における5年以上の実務経験（特に物理設計とサインオフに重点を置いた経験）。
・物理設計フロー全体（フロアプランニング、電源グリッド設計、配置、クロックツリー合成（CTS）、配線、物理検証（DRC/LVS/アンテナ））における確かな専門知識。
・電力解析（PDNAサインオフ）および静的タイミング解析（STA）に関する確かな経験。
・物理設計向け業界標準EDAツール（例：Cadence Innovus、Synopsys Fusion Compiler、PrimeTime、RedHawk、Calibre）の習熟度。
・設計自動化およびフロー開発のためのスクリプト言語（例：Tcl、Python、Perl）の使用経験。
・高度なCMOSプロセス技術と物理設計への影響に関する深い理解。
・優れた分析力と問題解決能力、細部への鋭い観察眼。
・ビジネスレベルの英語力（国際的なエンジニアとの技術的議論が可能）。

＜歓迎要件＞
・ファウンドリ環境におけるテストチップ設計またはIP開発の経験。
・先進プロセス技術（例：7nm、5nm、3nm）に関する知識。
・FinFETまたはGAAFETアーキテクチャに関する知識。
・カスタムレイアウト設計またはスタンダードセルライブラリ開発の経験。
・カスタム設計手法またはCADユーティリティの開発経験。
・物理設計の観点からの信頼性問題（例：EM、IRドロップ、ESD）の理解。
・プロジェクトリーダーシップまたはメンタリング経験。

求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。
従業員数
1,024名
勤務地

複数あり

想定年収

600 万円 ~ 1,200 万円

従業員数
1,024名

結晶材料技術シニアスタッフ(主任クラス)(北海道・国富出向)

住友金属鉱山株式会社

  • 上場企業
仕事内容
【お任せしたい業務・業務内容】
募集部門では、技術部門のスタッフとして品質改善、生産性改善、新規製品の仕様検討といったLN/LTウェハー製造全般に関わる業務を担当いただきます。
業務は一人で担当するのではなく、技術部門全体でフォローし合いながら生産部門、品質管理/品質保証部門とも社内コミュニケーションを取り、目標に向かって改善活動を推進する役割を担っていただきたいと考えています。

＜担当頂く主な業務＞
・品質、収率、生産性といった単結晶育成、ウェハー加工を含む製造に関わる改善活動業務
・製品仕様検討、新規製造フローの検討/評価に関わる開発業務
・顧客訪問やWebミーティングを通じた技術ニーズのヒヤリング
・品質管理/品質保証部門と連携した顧客からの技術的ご相談・品質課題への対応（原因分析、是正・予防措置の立案と実施）
・社内向け/顧客向けの各種レポート/報告書作成業務
・（上記にかかる）社内関連部署との会議の主催・情報共有（案件進捗の報告等）

これらの業務はすべて部門内、および営業部門とで情報共有・フォローしながら進めており、入社後はベテランメンバーのサポートを受けつつ、経験を積んでいただくイメージです。

【本ポジションの魅力と得られるスキル・経験】
・ものづくり に直接関わる経験を積むことができます。
・エンジニアとしての実務を通じてPDCA（(Plan/Do/Check/Action）サイクルを回すスキルを磨くことができます。
・目標に向かって改善活動を主導し目標をクリアすることでの達成感が得られます。

【募集背景と組織概要】
住鉱国富電子㈱ 結晶材料部は、親会社である住友金属鉱山㈱の委託を受けてSAWフィルターに用いられるLT(タンタル酸リチウム),LN(ニオブ酸リチウム)ウェハーを製造しています。
今後も成長が期待されるSAWフィルター市場に於いて、継続的な品質改善やコスト改善により高品質で競争力のあるLN/LTウェハーをお客様に安定供給することで、当社の収益および企業価値向上に貢献します。

同社の強みである単結晶育成技術と高精度なウェハー加工・研磨技術を生かした事業です。
ベテランエンジニアの豊富な知見を基盤としつつ、新しい発想とチャレンジ精神を持つ若い力を加えることで、当社の”ものづくり力”の向上に貢献いただく、生産技術・開発技術のエンジニアとして自ら学び、行動し、事業と共に成長していける人材を募集しています。

【キャリアパス】
将来的には他拠点や開発部門での業務を経験していただき、エンジニアとして育成していきます。
他製品群での経験や、開発部門での経験を経て、将来配属になった部門で管理監督者業務をも経験していただき、管理職としてチームのマネジメントに挑戦いただくことを想定しております。

【職場の特徴と雰囲気）】
・特定の分野に捉われずに、今まで培った知識を幅広く活用できる環境です。
・業務に必要なスキルや知識を習得できる教育や研修が充実しています。
・個人の能力や性格などの「良い部分」に着目しつつ仕事を割り振るので、高いモチベーションで仕事に取り組むことができます。
・社内の風通しが良く、若い世代であっても自由に意見を言える環境です。
・定期的な1on1も実施しているため、上司とのコミュニケーションもとりやすい環境です。
・社内イベントも随時開催されており部署の垣根を超えたコミュニケーションをとることができます。
求める経験 / スキル
【必須要件】
・学士以上
・製造業での実務経験（3年以上）

【歓迎要件】
・ISO9001 内部監査員資格、またはそれらの知識
・普通自動車運転免許
・英語力(TOEIC600点レベル)

【求める人物像】
・良好な人間関係を構築し、チームとして仕事を進めていくための「協調性」
・組織および個人で決めたことを着実に行動に移す「実行力」
・目標達成に向けて、その障害となるような問題を取り除く「問題解決能力」
・物事に進んで取り組む「主体性」
・高い当事者意識、強い意志をもって物事に取り組める人
従業員数
7,402名 （連結(単体：3067名)2025/3）
勤務地

北海道

想定年収

530 万円 ~ 非公開

従業員数
7,402名 （連結(単体：3067名)2025/3）

【千歳】Chip Implementation EDA Flow Development Engineer-設計技術統括部 -旧設計・PDK技術部

Rapidus株式会社

  • 海外勤務あり
仕事内容
■職務内容
ラピダスは半導体設計・製造分野における主要なイノベーターです。同社は効率的で高品質なチップ設計を実現するため、最先端のEDA（電子設計自動化）フローの開発に注力しています。現在、設計効率と生産性を次のレベルへ引き上げるため、才能あるチップ実装EDAフロー開発エンジニアを募集しています。

最新の技術ノード向け最先端のサインオフフロー構築から、CADプラットフォームの統合、あらゆる設計課題に対応するEDAソリューションの開発まで、幅広い業務に携わっていただきます。設計チームと緊密に連携し、最先端のEDAツールと手法を活用して、当社のチップ開発を加速させる役割を担います。

Rapidus is a leading innovator in semiconductor design and manufacturing. We're dedicated to developing cutting-edge EDA (Electronic Design Automation) flows to achieve efficient and high-quality chip designs. We're currently seeking a talented Chip Implementation EDA Flow Development Engineer to help us elevate our design efficiency and productivity to the next level.

In this pivotal role, you'll be involved in a wide range of activities, from building state-of-the-art sign-off flows for the latest technology nodes to integrating CAD platforms and developing EDA solutions for all kinds of design challenges. You'll work closely with our design teams, leveraging the most advanced EDA tools and methodologies to accelerate our chip development.



■具体的な業務内容
チップ実装EDAフロー開発エンジニアとして、以下の業務を担当します。

・チップ実装EDAフローの確立：
サインオフフロー開発：RC抽出、タイミング解析、タイミング修正のためのサインオフフローを開発・最適化します。これによりチップの性能と信頼性確保。
・EDAプラットフォーム開発：設計段階の統合、設計キットの管理、設計データベースの監視を行うEDAプラットフォームの開発・保守。設計者が効率的に作業できる環境を構築。
・汎用CAD/EDA開発：あらゆる設計課題を解決するための汎用EDAツールの開発・改善。設計プロセスのボトルネック解消と効率向上。
・設計チームと連携し、フローおよびツールのニーズを特定し、要件を定義します。
・EDAベンダーと連携し、新機能の導入や既存ツールの最適化を推進。
・開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを提供。
・最新のEDA技術や業界動向を把握し、社内フローへの適用可能性評価。
・開発したフローやツールのドキュメントの作成・維持。

Key Responsibilities
As a Chip Implementation EDA Flow Development Engineer, your responsibilities will include:

- Chip Implementation EDA Flow Enablement:
- Sign-Off Flow Development: Develop and optimize sign-off flows for RC extraction, timing analysis, and timing fixing. This ensures the performance and reliability of our chips.
- EDA Platform Development: Develop and maintain our EDA platform for integrating design stages, managing design kits, and overseeing design databases. You'll build an environment where designers can work efficiently.
- General CAD/EDA Development: Develop and improve general EDA tools to resolve all sorts of design issues. This will help eliminate bottlenecks in the design process and boost efficiency.
- Collaborate with design teams to identify flow and tool needs and define requirements.
- Work with EDA vendors to introduce new features and optimize existing tools.
- Provide support for implementing developed flows and tools, offering user assistance and troubleshooting.
- Stay up-to-date with the latest EDA technologies and industry trends, evaluating their applicability to our internal flows.
Create and maintain documentation for developed flows and tools.
求める経験 / スキル
＜必須経験＞
・電気工学・電子工学・コンピュータサイエンスまたは関連分野の学士号以上。
・デジタルIC設計におけるチップ実装（論理合成、配置配線、タイミングクロージャを含む）の実務経験5年以上。
・EDAフローおよび／またはツール開発の実務経験。
・RC抽出、タイミング解析、物理検証に関する深い知識と経験。
・Perl、Python、Tclなどのスクリプト言語を用いたEDAフロー開発または自動化の経験。
・主要EDAツール（例：Synopsys Fusion Compiler、PrimeTime、Cadence Innovus、Tempus、Siemens EDA Calibre）の内部構造に関する熟知と理解。
・複雑な技術的課題を論理的にアプローチし解決する能力。
・複数のプロジェクトを同時に管理する能力。
・英語によるコミュニケーション能力。

＜歓迎要件＞
・先進CMOSプロセス技術ノード（例：7nm、5nm、3nm）におけるフロー開発の経験。
・設計データベース管理（DBM）システムの開発または運用経験。
・プロセス技術と設計ルールの深い理解。
・品質保証（QA）または検証フロー開発の経験。
・EDAフローへの機械学習またはデータサイエンスの適用経験。
・チームリーダーまたはプロジェクトマネジメント経験。

求める人物像
・積極的で自発的、革新と新たな技術的課題解決への強い意欲を持つこと。
・優れた論理的思考力を有し、複雑な問題を体系的に分析し解決策を導き出せること。
・卓越した協働能力を持ち、設計チームやEDAベンダーを含む多様な関係者と効果的に連携し目標を達成できること。
・細部まで注意を払い、高品質なフローとツールの提供にコミットできること。
・柔軟性があり、急速に変化する技術環境において継続的に学び適応する意欲があること。
従業員数
1,024名
勤務地

複数あり

想定年収

600 万円 ~ 1,200 万円

従業員数
1,024名

【千歳】Senior DFT Engineer-設計技術統括部 -旧設計・PDK技術部

Rapidus株式会社

  • 海外勤務あり
仕事内容
■職務内容
同社は、2nmノードおよびそれ以降の先進半導体プロセス技術の開発を支援するイネーブルメントチームに、意欲的で経験豊富なシニアDFTエンジニアを募集しています。次世代製造プロセスの実現と検証に不可欠な大規模テストチップの設計検証技術（DFT）実装を主導していただきます。
本職務では、スキャン挿入、ATPG、メモリBIST、その他のDFT手法に注力すると同時に、歩留まり分析やEDAツール連携を支援し、設計品質とテスト効率の向上を図ります。RTL設計者、物理設計チーム、プロセス統合エンジニア、EDAパートナーと緊密に連携し、グローバル拠点全体で堅牢なDFTインフラを確立します。

We are seeking a highly motivated and experienced Senior DFT Engineer to join our Enablement Team supporting the development of advanced semiconductor process technologies at the 2nm node and beyond. You will lead the Design-for-Test (DFT) implementation of large-scale test chips that are critical for enabling and validating our next-generation manufacturing processes.
In this role, you will focus on scan insertion, ATPG, memory BIST, and other DFT methodologies, while also supporting yield analysis and EDA tool collaboration to improve design quality and test efficiency. You will work closely with RTL designers, physical design teams, process integration engineers, and EDA partners to ensure robust DFT infrastructure across our global sites.

・技術開発用テストチップ向けのDFTアーキテクチャを定義・実装し、スキャン、境界スキャン、メモリBISTにメインとした設計開発。
・実装済みDFT回路の機能・タイミング検証を実施し、DFTシミュレーション（ATPG、BIST、故障シミュレーション）によるテストカバレッジ評価。
・テストカバレッジ、テストコスト、テスト時間の分析に基づき最適なテストソリューションを提案する。
・設計チームと連携し、RTLから物理実装に至るまでのDFT機能統合を推進する。
・ATPGおよびMBISTパターンの開発・検証を実施し、シリコン上でのテスト立ち上げとデバッグを支援。
・シリコンからのテストデータを分析し、系統的問題を特定してプロセス歩留まりを改善。
・EDAベンダーと連携し、先進ノード向けDFTツール・手法の評価と改善を実施。
・ベストプラクティスを文書化し、将来のテクノロジーノードにおけるスケーラブルなDFTフローの実現。
・ 設計、プロセス、製品エンジニアリング、信頼性評価にまたがるクロスファンクショナルチームの支援。

Responsibilities
・Define and implement DFT architectures for technology development test chips, focusing on scan, boundary scan, and memory BIST.
・Function and timing verification of implemented DFT circuit, evaluate test coverage with DFT simulation (ATPG, BIST, Fault simuation).
・Propose the best test solution with analysis among test coverage, test cost, test time
・Collaborate with design teams to integrate DFT features from RTL through physical implementation.
・Develop and validate ATPG and MBIST patterns; support test bring-up and debug on silicon.
・Analyze test data from silicon to identify systematic issues and improve process yield.
・Engage with EDA vendors to evaluate and improve DFT tools and methodologies for advanced nodes.
・Document best practices and contribute to the enablement of scalable DFT flows across future technology nodes.
・Support cross-functional teams spanning design, process, product engineering, and reliability.
求める経験 / スキル
＜必須経験＞
・電気工学、コンピュータ工学または関連分野における修士号または博士号。
・ DFT開発における5年以上の経験（先進ノード設計または大規模テストチップの経験があることが望ましい）
・スキャンベースDFT、ATPG、圧縮、メモリBIST技術に関する知見をお持ちの方。
・商用DFTツール（例：Synopsys TestMax、Siemens Tessent、Cadence Modus）の実務経験。
・RTLからGDSまでのフローおよびDFTタイミング考慮事項の理解。
・シリコン立ち上げ、故障解析、歩留まり改善の実務経験。

＜歓迎要件＞
・5nm以下のプロセス技術におけるDFT実装の経験。
・チップレットSOC向けDFT実装の経験。
・歩留まり学習で使用されるデータ分析ツールおよび手法の知識。
・DFTおよびテストフローの自動化のための強力なスクリプト作成能力（Python、Tcl、Perl）。
・プロセス技術実現のためのテストチップ開発に関する知識。
従業員数
1,024名
勤務地

複数あり

想定年収

600 万円 ~ 1,200 万円

従業員数
1,024名

【B22】バイオプラスチック技術開発

株式会社アイシン

  • 上場企業
仕事内容
■組織のミッション
部：2035年以降のテーマを選定し、それを構成する技術の獲得と、事業企画を推進する
室：カーボンニュートラル達成とその後の事業化に向け、将来の社内外の環境を予測し、グリーンマテリアル関連製品の企画及び開発を行う
グループ：独自技術により高効率なグリーンバイオマス変換システムを開発し、化石資源依存からの脱却と低環境負荷なソリューションを実現する

■業務のやりがい
カーボンニュートラル実現技術の開発によって、持続的な社会実現に貢献できる。製造業の立場での技術開発なので、社会実装に繋げやすい。
研究テーマの立ち上げ段階から関与でき、自分の技術・アイデアが会社新事業の柱になる可能性がある。
北海道大学内のラボでの開発で、大学との共同研究機会が多く、技術視野を広げられる。外部研究機関との共同開発を牽引できる。

■職務内容
・バイオマス変換反応およびその周辺技術の設計・評価
・成分分析や各種分光分析
・触媒設計
・新規開発テーマの立案

■具体的な業務内容
・大学内ラボでの反応設計・評価・分析
・使用分析装置：HPLC、TOC、GC、XRD、XRF
・大学等外部研究機関との共同研究
・事業化を見据えた技術課題整理・研究開発ロードマップ策定
求める経験 / スキル
応募資格：必須要件
下記の知識、経験3年以上
・化学全般の知識、特に触媒、化学変換の知識
・プラスチック材料または化学品に関する研究開発経験
・機器分析の知識、経験
・実験計画立案、評価、考察を主体的に行った経験

応募資格：歓迎要件
・開発から量産までの立ち上げ経験
・材料又は化学工学の知識
・バイオマスの知識
・国プロ参画経験
・産学連携・共同研究の推進経験

応募資格：求める人物像
新規開発テーマの立ち上げから推進まで主体的に行ったことがある方
自主的にPDCAを回せ、課題抽出・課題解決ができる方
社内外の関係者と積極的にコミュニケーションを取りながら開発を進められる方
将来的に研究テーマの中核・リーダーとして活躍したい方

語学
TOEIC600点以上を歓迎
（TOEICスコアに限定せず、同等の語学力があれば歓迎します）
●業務での英語使用
メール／時々ある
資料・文書読解／頻繁にある
電話会議・商談／ほとんどない
駐在／基本的にない

その他
従業員数
120,000名 （連結　※2024年3月31日現在）
勤務地

北海道

想定年収

610 万円 ~ 1,140 万円

従業員数
120,000名 （連結　※2024年3月31日現在）

【千歳】CADエンジニア-技術開発統括部 （ 旧デバイス技術部）

Rapidus株式会社

仕事内容
①TCADエンジニア（デバイスおよびプロセス）
電子工学・材料・プロセス・数値解析の知識をもとに、CMOSデバイス/配線に関する電気特性解析と製造プロセスのモデリングとシミュレーションを行います。TCADエンジニアはこれらの業務を通じて、プロセスインテグレーションエンジニアおよびデバイスエンジニアと協力し、デバイス性能の目標値実現に向けた改善策の立案をお任せするポジションです。

②EDA/CADエンジニア
・半導体製造工程におけるEDA/CADツールの運用・改善
・リソグラフィシミュレーションの精度・性能向上に向けた解析・最適化
・シミュレーション処理時間短縮のためのアルゴリズム改善・フロー最適化
・設計部門・プロセス部門との連携による設計ルール・プロセス条件の反映
・新規EDAツール導入や既存ツールのカスタマイズ検討
・技術レポート作成および関連部署への成果報告
求める経験 / スキル
①TCADエンジニア
＜必須要件＞
■下記「いずれか」の経験がある方
専門性： プロセス・デバイスシミュレーション
半導体デバイス物理またはプロセス工学
高いコミュニケーション・コラボレーションスキル
課題を見出し解決する能力

＜歓迎要件＞
TCADツールの利用経験
モデル開発経験
先端半導体デバイス物理、デバイス設計、評価解析に関する知識と経験
データマイニング・データ分析の経験
JMP/Pythonなどのプログラムコーディングスキル
デバイス作製の経験
電子工学、物理、材料工学を専攻

②EDA/CADエンジニア
＜必須要件＞
・EDAツールを活用したリソグラフィシミュレーションの精度・性能改善経験
・シミュレーション処理時間改善の実務経験
・半導体製造プロセス（特にリソグラフィ工程）に関する基礎知識
従業員数
1,024名
勤務地

北海道

想定年収

600 万円 ~ 1,000 万円

従業員数
1,024名

【千歳】テストエンジニア-技術開発統括部 - 旧プロセス技術部

Rapidus株式会社

仕事内容
同社は2nm半導体の量産に向けて2025年にパイロットラインが稼働しております。試作製造が進む中、最終製品の完成に向けて下記業務をお任せします。
実使用環境を模した最終製品としての動作品質の確認をお任せするポジションです。

①システムレベルテストエンジニア
実使用環境を模したシステムレベルでの評価を行い、最終製品としての動作品質を確認するポジションです。

【具体的な業務内容】
　・システムレベルテスト環境の構築・運用
　・PC等の実機を用いた半導体デバイス評価
　・テスト結果の整理・課題抽出
　・顧客要件に応じた評価内容の調整
　・新規用途・新製品向け評価手法の検討

②バーンインテストエンジニア
高温・電圧ストレスを与えるバーンイン試験を通じて、初期不良の除去と製品信頼性向上に貢献するポジションです。

【具体的な業務内容】
　・バーンイン装置の運用・管理
　・バーンイン条件（温度・時間等）の設定・実行
　・試験結果の確認および不良分析サポート
　・装置トラブル発生時の一次対応
　・テスト・信頼性部門との連携業務

③基板テストエンジニア
半導体パッケージ用基板の検査・評価を通じて、実装前段階での品質確保を担うポジションです。

【具体的な業務内容】
　・パッケージ用基板の電気検査・導通確認
　・基板不良（配線断・短絡等）の検出および解析
　・基板検査工程の立上げ・運用
　・サプライヤ（基板メーカー）との技術やり取り
　・チップレット／先端パッケージ向け基板評価対応

④ロジックテスト工程エンジニア
ロジックデバイスのテスト工程全体を担い、装置運用・工程改善を通じて、生産性と安定稼働を実現するポジションです。

【具体的な業務内容】
　・ウェハテスト／パッケージテスト装置の工程運用・管理
　・テスト装置立上げおよび日常的な稼働サポート
　・装置トラブル・工程問題の初期対応
　・生産量増加に向けた工程改善・運用最適化
　・製造・生産技術部門との連携業務

⑤ロジックテストエンジニア
ロジック半導体の量産テストにおいて、テスタを用いたテストプログラムの開発・運用を通じて、製品品質および量産安定性を支えるポジションです。

【具体的な業務内容】
　・ロジックテスタ／メモリテスタを用いたテストプログラム開発・保守
　・ウェハテスト／パッケージテストでのテスト条件設定・実行
　・テスト結果の解析および不良の一次切り分け
　・デバイス・製造部門と連携したテスト改善対応
　・量産フェーズでのテスト運用サポート

【使用ツール・環境】
　環境：UNIX/Linux
　言語：JAVA 又は C言語系

⑥パラメトリックテストエンジニア
半導体デバイスの電気的特性（パラメータ）を定量的に評価し、設計仕様への適合性、量産時のばらつき、工程異常を早期に検出する仕組みを作ることで、製品品質および歩留まりの向上に貢献する業務を担当します。
開発段階から量産初期までを担当し、デバイス・プロセス・製造部門と連携しながら、安定した量産体制の構築を支えます。

【具体的には】
　・既存テスト仕様に基づくパラメトリックテストの実行
　・新デバイス／新プロセス立上げ時のテスト評価
　・テストプログラム自動生成の仕組みづくり
　・異常値・分布変化の検出とエスカレーションの仕組みづくり
　・デバイス・プロセスエンジニアへの技術フィードバック
　・テスト／製造現場との基本的な連携
　・テスト条件・判定基準（Spec）の検討・改善
　・歩留まり低下時の要因分析と対策提案
　・テストデータの整理・統計解析

【使用するツール】
　・オートプローバー・パラメトリックテスタ
　・セミオーオートプローバー・パラメトリックアナライザ
求める経験 / スキル
＜必須経験＞
①システムテストエンジニア
・システムレベルテストの運用経験
・システムレベルテスト装置の開発経験

②バーンインテストエンジニア
・バーンイン装置の運用経験
・バーンイン装置の開発経験

③基板テストエンジニア
プリント基板や半導体パッケージ用基板、インターポーザのテスト経験

④ロジックテスト工程エンジニア
ロジックテスタ、ウエハプローバー、パッケージハンドラの運用経験

⑤ロジックテストエンジニア
ロジックテスタ又はメモリテスタのテストプログラム開発経験
ウエハプローバー、または、パッケージハンドラの運用経験

⑥パラメトリックテストエンジニア
パラメトリックテスタを用いた電気計測経験
オートプローバーの運用経験

＜歓迎経験＞
テスターのアルゴリズム開発経験
半導体デバイスの製品技術の経験
従業員数
1,024名
勤務地

北海道

想定年収

400 万円 ~ 非公開

従業員数
1,024名

【千歳】FEOLプロセスインテグレーションエンジニア-技術開発統括部（旧プロセス技術部）

Rapidus株式会社

  • 海外勤務あり
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務を担っていただきます。
装置・材料メーカーや社内部門（デバイス、プロセスインテグレーション、TEGレイアウト設計、生産技術）との連携を図り、効果的な技術開発をリードしていただきます。
求める経験 / スキル
＜必須経験＞
・以下いずれかのプロセスの経験
　シリコンウェハー洗浄工程、イオン注入、熱処理工程、リソグラフィ、パターン形成・転写、エッチング工程、成膜工程
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

【千歳】CMOSデバイスエンジニア-技術開発統括部 - 旧デバイス技術部

Rapidus株式会社

仕事内容
2nm世代、およびBeyond 2nm先端ロジック開発における、最先端CMOSトランジスタを中心としたデバイスを開発する業務を担って頂きます。
・トランジスタ特性向上のための構造およびプロセスの提案と、その実行をプロセス部門と進める。
・実験水準提案、デバイス特性を測定解析、その結果をプロセス開発にフィードバックして改善を進める。
・各種デバイスパラメター取得し、設計環境部門協力してFEOL設計環境の構築を行う。
＊対象とするデバイスはCMOSトランジスタの他に、アナログデバイス（受動素子やESDデバイス含む）やSRAMも含みます。
求める経験 / スキル
＜必須要件＞
・トランジスタ開発について２年以上の経験を有する方。または、大学で研究経験のある方。

＜歓迎要件＞
・プロセス開発の経験
・TEG設計の経験
・TEG測定評価・解析の経験
・デバイスパラパラメータ抽出の経験
･デザインルール設定の経験
・プロセス部門、設計環境部門と連携して業務を行った経験

【語学】　
TOEIC600点以上もしくは同等程度の語学力

＜求める人物像＞
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

北海道

想定年収

非公開

従業員数
1,024名

【千歳】FEOLマネージャー-技術開発統括部（旧プロセス技術部）

Rapidus株式会社

  • 課長以上
  • 海外勤務あり
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務（TEGレイアウト設計含む）を担い、チーム全体のマネジメントを行っていただきます。
フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。
社内他部門（デバイス、PDK、パッケージング、生産技術）や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。

Rapidusは2025年4月にパイロットラインが稼働し始め、2027年量産化に向けて試作を進めております。
《Rapidusの技術で変える未来》
弊社の取引業界は自動車業界やIT・PCメーカーなど多岐に渡りますがスマホやPC、産業用ロボットなど私たちが扱う製品に必要不可欠な半導体。
現代社会の進化は半導体なくしては成り立たず、特に近年AIやIoTといった
次世代技術の発展が、半導体の需要を爆発的に高めています。
Rapidusの最大の特徴は、開発期間を短縮する統合型ファウンドリサービスRUMSを展開、単に半導体を製造するだけでなく、開発期間を世界最短にすることを価値として提供。

RUMSとは・・・https://www.rapidus.inc/business/

Rapidus株式会社の特徴
〇IBMとの技術提携
Rapidusは2nmプロセスの基盤技術を自社開発するのではなくこの分野で
先行するIBMから技術ライセンスの供与を受け、共同開発を進めています。
同社の研究者及び技術者は世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーで米国IBM・日本IBMの研究者と協働。
日本国内技術に留まらない世界的な最新技術への挑戦です。
〇imecとの連携
ベルギーに本拠を置く世界最先端の半導体研究機関imecとの協力覚書も締結。欧州半導体エコシステムの中心的存在であるimecとの連携をきっかけにEUV技術へのアクセスとグローバルな研究開発ネットワークへの参加を進めています。

■参考動画・記事
＜記事＞
参考①：新たなコンセプトで先端ロジック半導体製造へ：ラピダスの小池淳義社長に聞く
https://www.nippon.com/ja/in-depth/a09004/?cx_recs_click=true
＜参考動画＞
参考①：【半導体2023】今さら聞けない『Rapidusは何をやっている？』＆業界各社の動きを徹底解説【TSMC】【サムスン】
https://www.youtube.com/watch?v=dQY-VjzvZUA
参考②：【Rapidus社長対談】Rapidusは今までにないビジネスモデルを構築する!
https://www.youtube.com/watch?v=A1klwk6z2Qw
求める経験 / スキル
＜必須経験＞
・フロントエンドプロセス技術開発実務・研究等の経験　※プロセスインテグレーション、要素プロセス（シリコンウェハー洗浄工程、イオン注入、熱処理工程、リソグラフィ、パターン形成・転写、エッチング工程、成膜工程）、TEGレイアウト設計のうち複数の経験
・組織マネジメント経験
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
従業員数
1,024名
勤務地

複数あり

想定年収

1,000 万円 ~ 1,200 万円

従業員数
1,024名

【千歳】デバイス開発用TEG設計エンジニア

Rapidus株式会社

仕事内容
デバイス開発及びプロセス評価用TEGのLayout等の業務全般。デバイス開発ではトランジスタ特性（電気特性、各種Layout依存性）や抵抗及び容量素子、プロセス評価において各種依存性や異常をモニターするTEGの構想とCADを用いたTEGの作成。

経験等を考慮し、作成したTEGの配置からマスク作成用GDSデータの作成までの一連の業務を担当していただきます。
求める経験 / スキル
＜必須要件＞
専門性：
半導体素子の動作原理、評価内容及び結果について理解していること

経験：
半導体デバイスプロセスTEGの開発及び作成経験者
・TEG作成経験
・高専卒以上の実務経験者（3年以上）または同等の経験及びスキルを有する人

語学：　
TOEIC600点以上もしくは同等程度の語学力


＜歓迎要件＞
・トランジスタ等の半導体素子の評価経験


＜求める人物像＞
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

北海道

想定年収

400 万円 ~ 900 万円

従業員数
1,024名

【千歳】Maskエンジニア-技術開発統括部

Rapidus株式会社

仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発において、Mask工程の各業務をお任せするポジションです。2025年4月にパイロットラインが稼働し、現在試作の開発が進んでおります。
量産化に向けて下記業務をお任せいたします。

▼具体的な業務内容
①Mask管理エンジニア
・半導体製造工程におけるマスク管理業務全般
・マスクの受け入れ検査・品質確認・在庫管理
・半導体 defect 検査装置を用いたマスク欠陥検査・解析
・Defect データの収集・分類・レポート作成
・マスク使用履歴・ライフサイクルの管理
・設計部門・製造部門との連携による品質改善活動
・不具合発生時の原因分析と改善策立案

②Mask洗浄エンジニア
・半導体製造工程におけるマスク洗浄プロセスの開発・運用
・洗浄条件（薬液種類・濃度・温度・時間など）の検討・最適化
・マスク表面の汚染・残渣の除去および品質維持のための改善活動
・洗浄工程における歩留まり・品質データの収集・解析
・ケミカル（有機／無機）を用いた洗浄プロセスの評価・導入
・装置の操作・維持管理、トラブルシューティング対応
・技術レポート作成および関連部署への成果報告

③Mask Integration エンジニア
・半導体製造におけるマスク統合業務全般の担当
・Mask CADを用いた設計データ処理・統合
・描画機を用いたマスクデータ作成・検証
・リソグラフィ改善に向けたテストパターンの考案・設計
・マスクデータの品質管理および不具合解析
・設計部門・プロセス部門との連携による改善活動推進
・技術レポート作成および関連部署への成果報告

④Mask Tape Out Flow Manager
・半導体製造におけるテープアウトフロー全体の管理
・retargetスペック／OPCスペックなどレチクル関連スペックの管理
・テープアウト進捗のモニタリングとスケジュール調整
・設計部門・製造部門・外部ベンダーとの調整・コミュニケーション
・不具合発生時の原因分析と改善策の立案
・プロセス改善や効率化に向けた施策の企画・実行
求める経験 / スキル
①Mask管理エンジニア
＜必須要件＞
・マスクまたは半導体 defect 検査装置の取扱経験者
・半導体製造プロセスに関する基礎知識
・データ解析スキル（Excel, JMPなど基本的なツール使用経験）

＜歓迎要件＞
・Defect分類経験

②Mask洗浄エンジニア
＜必須要件＞
・半導体ウェットプロセスの実務経験
・ケミカル（有機／無機／分析）に関する知識を有する方
・半導体製造プロセスに関する基礎知識
・データ解析スキル（Excel, JMPなど基本的なツール使用経験）

＜歓迎要件＞
・半導体業界でのマスク洗浄・表面処理経験
・SPC（統計的工程管理）や品質管理の知識
・英語による技術文書の読解力・コミュニケーション力
・新規洗浄技術の導入や改善活動の経験

③Mask Integration エンジニア
＜必須要件＞
・Mask CADの操作経験
・描画機の使用経験
・リソグラフィ改善用テストパターンの考案経験
・半導体製造プロセス（特にリソグラフィ工程）に関する基礎知識

④Mask Tape Out Flow Manager
・retargetスペック／OPCスペックなどレチクルスペック管理の経験
・テープアウト進捗管理の実務経験
・半導体製造プロセスに関する基礎知識
・プロジェクトマネジメントスキル（進捗管理、課題管理、リスク管理）
従業員数
1,024名
勤務地

北海道

想定年収

600 万円 ~ 1,000 万円

従業員数
1,024名

【千歳】半導体パッケージのTEG開発・評価エンジニア-技術開発統括部 - 旧3Dアセンブリ本部

Rapidus株式会社

仕事内容
同社は2027年にプロセス・ルールが2nm以下の先端ロジック半導体の量産実現を目指しており、現在急ピッチで組織の立上げを行っております。2025年4月にパイロットラインの稼働が開始されており、その中で下記業務を担っていただきます。

①半導体パッケージのTEG（Test Element Group）の試験計画、準備・評価および解析検証
➁試作・量産に向けた設計フィードバックと改善提案
③半導体パッケージの構造設計・応力解析

Rapidusは2025年4月にパイロットラインが稼働し始め、2027年量産化に向けて試作を進めております。
《Rapidusの技術で変える未来》
弊社の取引業界は自動車業界やIT・PCメーカーなど多岐に渡りますがスマホやPC、産業用ロボットなど私たちが扱う製品に必要不可欠な半導体。
現代社会の進化は半導体なくしては成り立たず、特に近年AIやIoTといった
次世代技術の発展が、半導体の需要を爆発的に高めています。
Rapidusの最大の特徴は、開発期間を短縮する統合型ファウンドリサービスRUMSを展開、単に半導体を製造するだけでなく、開発期間を世界最短にすることを価値として提供。

RUMSとは・・・https://www.rapidus.inc/business/

Rapidus株式会社の特徴
〇IBMとの技術提携
Rapidusは2nmプロセスの基盤技術を自社開発するのではなくこの分野で
先行するIBMから技術ライセンスの供与を受け、共同開発を進めています。
同社の研究者及び技術者は世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーで米国IBM・日本IBMの研究者と協働。
日本国内技術に留まらない世界的な最新技術への挑戦です。
〇imecとの連携
ベルギーに本拠を置く世界最先端の半導体研究機関imecとの協力覚書も締結。欧州半導体エコシステムの中心的存在であるimecとの連携をきっかけにEUV技術へのアクセスとグローバルな研究開発ネットワークへの参加を進めています。

■参考動画・記事
＜記事＞
参考①：新たなコンセプトで先端ロジック半導体製造へ：ラピダスの小池淳義社長に聞く
https://www.nippon.com/ja/in-depth/a09004/?cx_recs_click=true
＜参考動画＞
参考①：【半導体2023】今さら聞けない『Rapidusは何をやっている？』＆業界各社の動きを徹底解説【TSMC】【サムスン】
https://www.youtube.com/watch?v=dQY-VjzvZUA
参考②：【Rapidus社長対談】Rapidusは今までにないビジネスモデルを構築する!
https://www.youtube.com/watch?v=A1klwk6z2Qw
求める経験 / スキル
【必須要件】
半導体パッケージ開発に関する知識を有している方で、以下のいずれかの経験のある方。
①半導体パッケージまたは電子部品のTEG設計・評価の経験のある方
➁材料力学、熱・構造解析に関する専門知識と業務利用の経験を有する方
③CAEツール（Ansys, Abaqusなど）を用いた熱・応力解析経験のある方

【歓迎要件】
設計部門と連携し業務を行うため、設計に関わるスキルを有することが望ましい
従業員数
1,024名
勤務地

北海道

想定年収

400 万円 ~ 非公開

従業員数
1,024名

【業界トップクラス】河川環境・自然再生技術者

非公開

仕事内容
■ポジション
河川環境・自然再生技術者

■業務内容
◇河川環境の生物・生態系調査及び自然再生計画の策定・実装、河川環境定量評価
◇森林・里山・沿岸域（藻場等）の自然再生に係わる調査・分析・計画策定・実装
◇グリーンインフラ等NbS計画策定・実装支援、ESGを背景とした企業の30 by 30貢献や自然系クレジットの創出等支援
これらのガイドライン作成や生物多様性地域戦略策定等政策支援、生物多様性価値評価等に係る研究・技術開発
求める経験 / スキル
【求める経験等】地域の生態系管理プロジェクト、自然再生（里山、里海）プロジェクト、生物多様性オフセットあるいはこれに通じる開発プロジェクト、国内外のCO2吸収源（森林、海洋生物）クレジットに係る業務経験（プロジェクトデザイン、設計、施工、維持管理モニタリングのいずれか／調査のみは不可）、生物多様性評価・生態系サービス評価などの職務内容に資する経験　※GIS解析を活用できる方を優遇
勤務地

複数あり

想定年収

700 万円 ~ 1,200 万円

品質保証（化学分析管理）

大手機械部品メーカー

  • 課長以上
  • 上場企業
仕事内容
品質保証部にて、品質保証に関する業務に携わっていただきます。
化学系のバックグラウンドをお持ちの方は、スキルや経験を活かすことが可能です。

≪具体的な業務内容≫
・半導体製造ライン
・製品の化学分析管理

≪やりがい≫
積極的にキャリア採用を進めており、教育プランが充実しています。
その結果、半導体関連の経験が無い方でも製造品質管理や品質保証に関する専門性の高いスキルを有する事ができるようになります。
業務においては社内の他部門やサプライヤー、顧客との連携が必要であり、チームマネジメント力が培われます。
求める経験 / スキル
【必須要件】
・半導体関連の経験
・化学分析スキル(ICP-MS他）
・環境関連化学物質の管理経験

【推奨要件】
・半導体製造工場での勤務経験
・環境ISO14001要求事項に関する知識
勤務地

北海道

想定年収

450 万円 ~ 1,000 万円

半導体前工程量産 製造装置のエンジニア

大手機械部品メーカー

  • 課長以上
  • 上場企業
仕事内容
半導体前工程の製造装置の導入、改善業務、保全業務全般に携わって頂きます。

≪具体的な業務内容≫
・クリーンルーム内の半導体前工程製造装置の選定、レイアウト等も含めた設備導入業務
・担当装置の延命化、効率向上、信頼度向上に関する業務
・担当装置の事後保全、計画保全業務

≪やりがい≫
・自身のアイデアが実現されたときの達成感を感じることができます。
求める経験 / スキル
【必須要件】
・半導体 量産 前工程で保全業務経験5年以上

【推奨要件】
・CVD、拡散炉体、洗浄関係業務経験
勤務地

北海道

想定年収

450 万円 ~ 1,000 万円

品質保証（QMS）

大手機械部品メーカー

  • 課長以上
  • 上場企業
仕事内容
品質保証部にて、品質保証・品質管理に関する業務に携わって頂きます。

≪具体的な業務内容≫
・半導体前工程のQMS
・ISO/IATF品質マネジメントシステム運用

≪やりがい≫
積極的にキャリア採用を進めており、教育プランが充実しています。
その結果、半導体関連の経験が無い方でも製造品質管理や品質保証に関する専門性の高いスキルを有する事ができるようになります。
業務においては社内の他部門やサプライヤー、顧客との連携が必要であり、チームマネジメント力が培われます。
求める経験 / スキル
＜必須要件＞
・ISO9001またはIATF16949の規格に関する基礎知識
・製造業における品質管理・品質保証の実務経験（3年以上目安）
・手順書や規定類などの文書作成スキル
＜推奨要件＞
・ISO9001の事務局実務経験（2～3年以上）。内部監査の実施、または外部審査の受審対応（準備、当日対応、是正管理）を一通り経験していること。
勤務地

北海道

想定年収

450 万円 ~ 1,000 万円

【オープンポジション（プラント／建築／IT／インフラ等）】 テクノプロ・エンジニアリング社｜東証プライム上場テクノプログループ

株式会社テクノプロ

仕事内容
アウトソーシング業界にて、売上実績、シェアナンバー１のテクノプログループでテクノプロ・エンジニア社での無期雇用募集となります。

当社は高度な技術を保有し、お客様の課題に解決をする技術者集団です。
社会を動かすことを志し、活動しています。※勤務地はご相談可能です※

【仕事内容】
ご経験・専門領域に応じて、以下いずれか、または複数分野にわたるプロジェクトへ参画いただきます。

■ プラント・エネルギー領域

エネルギープラント（オイル＆ガス、LNG、ケミカル、新エネルギー等）のエンジニアリング業務
原子力・再生可能エネルギープラントにおける設計・解析・施工支援
電気・計装・制御システム設計、EPC業務
ベンダーコントロール、技術検討、顧客折衝

■ 建築・社会インフラ領域

工場・プラント付帯建屋、商業施設、公共施設等の建築設計・施工管理
構造・設備（電気／機械）設計
BIM／CADを活用した設計支援、数量拾い、工程管理

■ IT／ITインフラ領域

業務系・制御系システムの設計・開発・運用
クラウド／ネットワーク／サーバ設計・構築
DX推進、データ活用支援
プラント・製造業向けITソリューション開発


プロジェクト例

海外LNGプラントにおける電気・計装制御設計
原子力発電所の設備設計・解析業務
再生可能エネルギー（洋上風力・蓄電池等）関連プロジェクト
大手メーカー工場の建築・設備設計支援
製造業・社会インフラ向けIT／DXプロジェクト

※上記は一例であり、他にも多数の案件があります。

※ご参考ください
https://www.technopro.com/eng/rec_c/

◆私たちは、地域・技術・分野を超えて複合的なトータルソリューションをご提供します。
私たちテクノプロ・エンジニアリング社は、業界の草分けとして1963年に創業した歴史ある会社です。
技術者派遣、受託開発、請負開発を通じてお客様のプロジェクトを総合的にサポートしています。

20ヵ所以上の国内拠点に加えて、中国にも4ヵ所のネットワークを展開し、2,300名以上のエンジニアが在籍。主に「ITコミュニケーション」「ITインフラ」「エネルギー」「重工業」「自動車」「家電業界」のお客様に、地域・技術・分野を問わず複合的なトータルソリューションサービスをご提供しています。

テクノプロ・エンジニアリング社のエンジニアは、さまざまな経験のもとに培ってきた技術力に加え、管理能力、戦略的思考能力、企画提案力、ソーシャルスキル、課題解決能力を併せ持ち、お客様のプロジェクトのスムーズな業務推進に貢献します。


◆パーパス
『技術』と『人』のチカラでお客さまと価値を共創し、持続可能な社会の実現に貢献する。
求める経験 / スキル
※ご経験に合わせ選考・採用検討いたします。

・プラント／建築／設備／電気／計装／機械／ITいずれかの分野での実務経験（未経験応相談）
・EPC、設計、施工管理、保全、開発、運用いずれかの経験
従業員数
25,697名 （2025年6月末現在）
勤務地

複数あり

想定年収

500 万円 ~ 700 万円

従業員数
25,697名 （2025年6月末現在）

【千歳】 Analysis（Yield Management）エンジニア-技術開発統括部

Rapidus株式会社

仕事内容
同社は2027年にプロセス・ルールが2nm以下の先端ロジック半導体の開発・量産を行うことを目指しており、2025年4月にパイロットラインの稼働が開始され現在急ピッチで組織の立上げを行っております。

【業務内容】
以下業務内容を想定しております。
・半導体製造工程における歩留まり解析・予測業務
・欠陥データと歩留まりの相関確認（FEOL, MOL, BEOL各工程）
・歩留まり改善に向けた要因分析と改善提案
・SPC（統計的工程管理）や各種解析ツールを用いたデータ解析
・製造部門・品質保証部門との連携による工程改善活動
・レポート作成および経営層・関連部署への報告
求める経験 / スキル
＜必須要件＞
・歩留まり予測の実務経験
・欠陥データと歩留まりの相関確認経験
・半導体製造プロセスに関する基礎知識
・統計解析スキル（Excel, JMP, Pythonなどの解析ツール使用経験）
従業員数
1,024名
勤務地

北海道

想定年収

600 万円 ~ 1,000 万円

従業員数
1,024名

【千歳】Siｲﾝﾀｰﾎﾟｰｻﾞｰ/先端ﾊﾟｯｹｰｼﾞ技術ｴﾝｼﾞﾆｱ-技術開発統括部・第三技術部

Rapidus株式会社

仕事内容
・Siインターポーザーを用いた先端パッケージの開発・設計・評価業務
・高密度配線・微細加工技術を活用したパッケージ構造の最適化
・半導体チップ間の接続技術（TSV、RDL、バンプ等）の開発
・材料選定、熱・電気特性のシミュレーションおよび信頼性評価
・OSATや材料ベンダーとの技術折衝・共同開発
・製造工程の立ち上げ支援および量産対応
求める経験 / スキル
＜必須要件＞
・Siインターポーザー、2.5D/3Dパッケージ、または先端半導体パッケージ技術に関する実務経験
・CADツール（Allegro, ANSYS, COMSOLなど）を用いた設計・解析経験

＜歓迎要件＞
・TSV、RDL、バンプ形成などの微細加工技術に関する知識
・熱・応力解析、電気特性シミュレーションの経験
・英語での技術コミュニケーション能力
従業員数
1,024名
勤務地

北海道

想定年収

600 万円 ~ 900 万円

従業員数
1,024名

大手建設コンサルタント 廃棄物計画・資源循環計画技術者 ※在宅勤務制度あり

非公開

仕事内容
■ポジション
廃棄物計画・資源循環計画技術者

■業務内容
・廃棄物中間処理施設（廃棄物発電施設、バイオガス化施設、リサイクル施設等）に係る計画、基本設計、発注者支援、設計施工監理（建築、プラント・電気、機械設備等）、運営モニタリング等
・最終処分場に関する計画、基本設計及び実施設計、発注者支援、施工監理、運営モニタリング等
・災害廃棄物に関する計画策定、セミナー対応、有識者会議運営支援、自治体向け訓練等
・不法投棄・埋設廃棄物に関する各種調査計画等
求める経験 / スキル
求める経験等：中間処理施設プラントメーカーでのPM又は設計経験者、他の廃棄物コンサルタント経験者、ゼネコンでの土木設計経験者、災害廃棄物関連経験者

・優遇資格：ボイラータービン主任技術者、技術士（衛生工学部門）、一級建築士（構造）
勤務地

複数あり

想定年収

700 万円 ~ 1,200 万円

【千歳】信頼性技術エンジニア-技術開発統括部-旧デバイス技術部

Rapidus株式会社

仕事内容
半導体デバイスが長期間安定して動作することを保証するため、各種信頼性試験の計画・実施・解析を行います。
デバイス物理や劣化メカニズムの理解に基づき、製品リスクを未然に防ぎ、品質保証および顧客信頼の確立に貢献します。

▼下記いずれかをお任せいたします。
【１】
・プロセス各工程（FEOL/MOL/BEOL）における各種要素信頼性、および、製品レベル信頼性の評価データの解析、寿命推定。
・各種信頼性メカニズム・モデルの開発や改良。
・各種開発部門と連携してのデバイス・プロセス開発と同時・並行での信頼性開発・作りこみと検証。
・開発完了時におけるQualification検証。
・量産時や市場での不良に対して原因解明と対策を、関連開発部門および品質管理部門と連携して推進。
・上記推進に必要となる評価プログラムの作成・更新。

【２】
・信頼性評価フローおよび試験規格の理解
　・既存信頼性試験（高温・電圧ストレス等）の実施
　・試験データの整理・レポート作成
　・不良発生時の情報収集・対応
　・信頼性試験条件の設計および評価計画立案
　・劣化現象・寿命データの解析
　・新製品・新プロセスの信頼性認定対応
　・信頼性TEGモニタの立案・作成
　・簡易的な故障解析と関係部署連携

【使用するツール】
　・セミオーオートプローバー・パラメトリックアナライザ
　・オートプローバー・パラメトリックテストシステム
　・EM試験装置
　・レイアウトエディタ
求める経験 / スキル
＜必須経験＞
いずれかのご経験をお持ちの方
①要素信頼性か製品信頼性のいずれかでの経験がある方（デバイス・プロセス開発を主として取り組む中での開発完了フェーズにおける信頼性担当も含む）
②半導体の電気計測経験

＜歓迎経験＞
・プロセス技術、デバイス技術の開発実務経験
・測定プログラム、解析プログラムの作成や機能追加等の経験
・Python、Spotfire、JMP等を用いたデータサイエンスの実務活用経験
・セミオートプローバーまたはオートプローバーを用いた電気計測経験があれば尚可
・パッケージ信頼性計測経験があれば尚可
・半導体信頼性に関する知識があれば尚可
・レイアウトエディタを使用したTEGのレイアウト経験があれば尚可

＜求める人物像＞
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

北海道

想定年収

400 万円 ~ 非公開

従業員数
1,024名

大手建設コンサルタント　環境アセスメント・環境マネジメント技術者 ※在宅勤務制度あり

非公開

仕事内容
■ポジション
環境アセスメント・環境マネジメント技術者

■業務内容
・大気質・騒音・水質等のシミュレーションやGISによる生息適地モデル等を活用した環境解析/定量評価を導入した環境アセスメント、各種事業（道路、河川、飛行場、再エネ発電所、廃棄物施設）における法・条例アセスメント
・各種事業による環境面へのプラス効果の検討（ポジティブアセスメント）による脱炭素社会の実現に向けた開発事業の支援
・絶滅危惧種の生息域内保全・生息域外保全の計画策定及び実装、河川等における自然再生、環境DNA等新技術の社会実装など
求める経験 / スキル
【求める経験等】環境アセスメント等に係る調査、分析、予測及び評価、環境保全措置の検討等に関する業務経験
（生活環境関連： 大気環境、水環境、土壌環境、廃棄物、温室効果ガス等、自然環境関連 ： 植物、動物、生態系等）などの職務内容に資する経験
勤務地

複数あり

想定年収

700 万円 ~ 1,200 万円

生産設備管理

大手部品メーカー

  • 課長以上
  • 上場企業
仕事内容
半導体の電気的特性検査装置のメンテナンスや修理などの保全業務に携わっていただきます

<<具体的な業務内容>>
・半導体試験装置（テスタ/プローバ）に関する修理/定期点検

≪やりがい≫
・半導体は、我々の生活で携帯電話は勿論、PC、家電、自動車など多種多様な用途で使用されています。半導体の検査で優良な製品を世に出すことで社会貢献が実現できます。
求める経験 / スキル
＜必須要件＞
・装置保全、修理経験者(半導体経験が無くても可)
＜歓迎要件＞
・システム、ツール関連従事者でも可
・テスタ、プローバの経験者
勤務地

北海道

想定年収

450 万円 ~ 1,000 万円

半導体のターンキーサービスのプロジェクトマネージャー

TOPPANテクニカル・デザインセンター株式会社

  • 在宅勤務可
仕事内容
LSI製品の開発リーダーとして、顧客の要求に沿ったＡＳＩＣ製品仕様の立案から量産化に至るまで、開発全般に関する業務を行う。

【製品概要】
センサー処理を中心としたアナログとデジタルのミックスドシグナル製品がメインとなりますが、通信処理や電源制御用のアナログ製品、信号制御やＣＰＵ搭載のデジタル製品もございます。ご経験のある製品分野をご担当いただきます。

【開発体制】
設計は社内開発、製造は委託先（国内・海外）を活用したアウトソーシングになります。いずれも社内の専門エンジニアと連携し、製品開発を進めていただきます。
求める経験 / スキル
【必須】
・LSIに関する設計・開発経験（アナログorデジタル）

【歓迎】
・高周波・RF/電源/センサー等のアナログ製品開発経験
・システム設計経験
・外国語（英語、中国語）が有れば尚可

【スキル】
・要求仕様から実現性、実現方法の検討。
・評価、テスト仕様の検討。
・半導体製造工程全般に対する知見があれば尚可（ウェハプロセス、組立、検査装置等）

【求める人物像】
・ロジカルに課題を整理し、解決策を積極的に提案できる。
・社内外問わず幅広く人的ネットワークを構築できる。
従業員数
199名 （2023年2月時点）
勤務地

複数あり

想定年収

600 万円 ~ 800 万円

従業員数
199名 （2023年2月時点）

パワエレ系開発マネージャー

大手開発会社

  • 課長以上
仕事内容
【開発経験を生かした、マネージャーポジション】
■業務詳細：パワエレ系、アナログ系開発を中心とした課単位の組織運営を
実施し顧客との調整及び提案、プロジェクトマネジメントのフォロー及び新
規案件獲得に向けた顧客への提案活動をご対応いただきます。

【ポジションの魅力】
・電源EMC関連・パワーエレクトロニクス・テレビ設計、車載関連製品の設計、設備機器、医療機器等幅広い案件に携われる
求める経験 / スキル
■必須
・組織運営の経験がある
・顧客との折衝ができる
・パワエレ開発経験がある
（十数kW出力回路設計経験、EMC評価対策経験）

■歓迎要件
・安全規格申請関連の知見がある
・電源メーカーとの折衝経験がある
・DCDCインバーター、双方向DCDCの開発経験がある
勤務地

北海道

想定年収

1,000 万円 ~ 1,300 万円

静電チャック開発エンジニア【半導体製造装置向け】

非公開

  • 海外勤務あり
仕事内容
【職務内容】
半導体製造装置向け静電チャックの開発をお任せ致します。
求める経験 / スキル
・半導体製造装置向け静電チャック開発経験

【歓迎】
・英語もしくは中国語を使ったビジネス経験をお持ちの方
勤務地

複数あり

想定年収

800 万円 ~ 非公開

【北日本】エンジニアオープンポジション

株式会社アルプス技研

  • 上場企業
仕事内容
上流工程を中心とした一連の開発工程をお任せします。あなたの経験・スキル・希望を考慮し、最適なプロジェクトへ配属。
経験の浅い方は補助業務に携わることが可能です。経験豊富な方は、即戦力としてPM業務でご活躍いただけます！
■具体的な業務■

◇機械設計エンジニア◇
最先端メカトロニクス分野の機械設計から解析・評価業務
・具体的な業務
CADを利用したモデリング、機械・構想設計業務
・例
航空機、航空機用エンジンの設計開発／宇宙ステーション、人工衛星などの構造設計

◇電気・電子回路設計エンジニア◇
最先端メカトロニクス分野の電気・電子回路設計から解析・評価業務
・具体的な業務
アナログ・デジタル回路設計、マイコン設計、光学設計業務
・例
IoT、5GシステムLSI回路設計／産業機器、ロボットの制御回路設計

◇化学エンジニア◇
研究開発・評価・実験
・具体的な業務
半導体・素材の開発（電気・電子／化学や物理、材料など）
・例
半導体の製品設計・プロセス開発・生産技術／農作業の自動化などにともなう実験・評価
求める経験 / スキル
何らかの電気、機械設計のご経験
従業員数
4,712名
勤務地

複数あり

想定年収

500 万円 ~ 700 万円

従業員数
4,712名

【千歳】デバイス技術部CMOSデバイスエンジニア 　ESD・ラッチアップ担当

Rapidus株式会社

  • 海外勤務あり
仕事内容
2nmプロセスにおける、ESD素子の開発またはラッチアップ対策。
デバイス開発を、ロジックトランジスタのベースプロセスの中で、プロセス整合させて、ESDの開発またはラッチアップ対策を行う｡
求める経験 / スキル
＜必須要件＞
専門性：
ESD素子プロセスデバイス開発またはラッチアップ対策、及びTEG測定評価

経験：
ESD素子のデバイス開発またはラッチアップ対策の経験者
・プロセス開発の経験
・TEG測定評価とその解析の経験
・TEG作成経験
・プロセス側、設計環境側と連携して業務を行った経験
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む

語学：　
TOEIC600点以上もしくは同等程度の語学力


＜求める人物像＞
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

【千歳】BEOLマネージャー-技術開発統括部（旧プロセス技術部）

Rapidus株式会社

  • 課長以上
  • 海外勤務あり
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発、主に配線形成プロセス技術開発のマネジメント業務を担っていただきます。
配線プロセス技術開発プロジェクトの全体管理を担当し、チームを率いてプロセス技術の最適化を推進していただきます。
他部門や装置メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを円滑に進行していただきます。
求める経験 / スキル
＜必須経験＞
・プロセス&インテグレーション業務の経験
・組織マネジメント経験
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

【千歳】BEOLプロセスインテグレーションエンジニア-技術開発統括部（旧プロセス技術部）

Rapidus株式会社

  • 海外勤務あり
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発、主に配線工程のプロセスインテグレーションに関する業務を担っていただきます。
ダブルパターニング、EUV、微細配線技術などの要素技術を駆使し、最先端プロセスの実現に向けた技術革新を推進、他の部門（デバイス、プロセスインテグレーション）との連携を図り、効率的な技術開発をリードしていただきます。
求める経験 / スキル
＜必須経験＞
・大学卒以上（理系）
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力

＜歓迎経験＞
・プロセス&インテグレーション業務の経験
・TEGレイアウト設計経験
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

【千歳】信頼性マネージャー　技術開発統括部 - 旧デバイス技術部

Rapidus株式会社

  • 海外勤務あり
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発における、主に製品の信頼性に関する業務を担い、チーム全体のマネジメントを行っていただきます。
求める経験 / スキル
【専問性】
要素信頼性か製品信頼性のいずれかでの経験がある方。
要素信頼性については信頼性モデルについて理解があることが望ましい。

【経験】
3年以上のマネジメント経験をお持ちの方

【語学】
TOEIC600点以上もしくは同等程度の語学力

＜求める人物像＞
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

【千歳勤務】(品質管理部)半導体関連　パッケージ部材品質管理　エンジニア

非公開

仕事内容
半導体パッケージ部材の品質管理
・品質評価（検査、分析）
・サプライヤ、製造工場の品質監査
・サプライヤ品質向上活動
求める経験 / スキル
【必須スキル・経験】
半導体組立工程における品質管理業務の経験が３年以上あるかた。
理工系大学卒業以上
TOEIC 600 以上、もしくは同等程度の英語力のあるかた。

【歓迎スキル・経験】
監査実施経験
品質問題対応経験
先端半導体パッケージの知識
勤務地

北海道

想定年収

非公開

【千歳】デバイス技術部CMOSデバイスエンジニア 　アナログデバイス担当

Rapidus株式会社

  • 海外勤務あり
仕事内容
2nmプロセスにおける、アナログ素子の開発。
デバイス開発を、ロジックトランジスタのベースプロセスの中で、プロセス整合させて、アナログデバイスの開発を行う。
求める経験 / スキル
＜必須要件＞
専門性：
アナログデバイスのプロセス開発、及びTEG測定評価

経験：
アナログデバイス(トランジスタ(RTN,1/f)、バイポーラ(diode)、容量素子(MOS,MIM)、抵抗素子(メタル、WEL、Poly)、インダクター等の開発経験。
・プロセス開発の経験
・TEG測定評価とその解析の経験
・TEG作成経験
・プロセス部門、設計環境部門と連携して業務を行った経験
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む

語学：　
TOEIC600点以上もしくは同等程度の語学力


＜求める人物像＞
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

【千歳】デバイス技術部CMOSデバイスエンジニア 　　メモリデバイス(SARM,eFuse)担当

Rapidus株式会社

  • 海外勤務あり
仕事内容
2nmプロセスにおける、メモリー素子(SRAM, eFuse)の開発
デバイス開発を、ロジックトランジスタのベースプロセスの中で、プロセス整合させて、メモリーデバイスの開発を行う(SRAM, eFuse)。
求める経験 / スキル
＜必須要件＞
専門性：
メモリーデバイス開発及びTEG測定評価

経験：
メモリデバイス(SRAM, eFuse)のデバイス開発の経験者
・プロセス開発の経験
・TEG測定評価とその解析の経験
・TEG作成経験
・プロセス側、設計環境側と連携して業務を行った経験
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む

語学：　
TOEIC600点以上もしくは同等程度の語学力


＜求める人物像＞
・人とのコミュニケーションを苦手としない人　　
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地

複数あり

想定年収

非公開

従業員数
1,024名

半導体回路の論理設計(デジタル回路設計)

TOPPANテクニカル・デザインセンター株式会社

  • 在宅勤務可
仕事内容
【仕事】
LSI製品の設計リーダーとして、製品仕様の実現性検討から設計仕様への落し込み、設計担当者の業務、進捗管理に至るまで、LSI設計全般に関する業務を行う。

【製品概要】
マイコン及びセンサー系ミックスドシグナル製品のデジタル回路設計。

【開発体制】
弊社社員及び協力会社設計者により2～9名程度のチームを構成して職務を対応。
求める経験 / スキル
【必須】
LSIに関する設計・開発経験（デジタル）

【歓迎】
SystemVerilog,UVM等を用いたランダム検証についてスキルを保有している方
デジタル回路設計（経験５年以上）機能仕様～RTL設計～RTL論理検証までの工程について経験、論理合成、ＤＦＴ設計、タイミング制約の知見がある方

【求める人物像】
主体的に業務を進められ、社内外問わず積極的にコミュニケーションを図れる。
従業員数
199名 （2023年2月時点）
勤務地

複数あり

想定年収

600 万円 ~ 800 万円

従業員数
199名 （2023年2月時点）

半導体回路のデジタルバックエンド設計

TOPPANテクニカル・デザインセンター株式会社

  • 在宅勤務可
仕事内容
【仕事】
LSI製品のデジタルバックエンド設計。NetListI/F～フロアプラン、タイミング設計（自動配置配線）、タイミング検証、物理検証の業務を行う。
【製品概要】
マイコン及びセンサー系ミックスドシグナル製品のデジタルバックエンド設計。
【開発体制】
弊社社員及び協力会社設計者により2～4名程度のチームを構成して職務を対応。
求める経験 / スキル
【必須】
LSIに関する設計・開発経験（デジタルバックエンド工程）

【歓迎】
タイミング設計(STA)のスキルを保有している方。

【スキル】
デジタルバックエンド設計（経験５年以上）フロアプラン～タイミング設計(自動配置配線）、タイミング検証、物理検証までの工程について経験者、
論理合成、ＤＦＴ設計、タイミング制約の知見がある。

【求める人物像】
主体的に業務を進められ、社内外問わず積極的にコミュニケーションを図れる。
従業員数
199名 （2023年2月時点）
勤務地

複数あり

想定年収

600 万円 ~ 800 万円

従業員数
199名 （2023年2月時点）

半導体回路のアナログ設計

TOPPANテクニカル・デザインセンター株式会社

  • 在宅勤務可
仕事内容
【仕事】
ＬＳＩ製品の設計リーダーとして、設計仕様から具体的なアナログ回路への落し込み、設計担当者の業務、進捗管理に至るまで、ＬＳＩ設計全般に関する業務を行う。

【製品概要】
センサー処理を中心としたアナログとデジタルのミックスドシグナル製品がメインとなりますが、通信処理や電源制御用のアナログ製品もございます。ご経験のある製品分野をご担当いただきます。

【主な顧客】
国内の半導体メーカー、セットメーカーから依頼されるＡＳＩＣ開発がメイン業務となります。又、大学や研究部門から依頼される先端技術開発もございます。
求める経験 / スキル
【必須】
ＬＳＩに関する設計・開発経験（アナログ）

【歓迎】
高周波・ＲＦ/電源/センサー等のアナログ製品開発経験のある方

【スキル】
アナログ設計経験（５年以上）ＡＤＣ、高精度AMP、電源、高速通信、ＣＩＳ、ＲＦ等。

【求める人物像】
新しい技術を積極的に吸収し、業務に活かせる。課題の本質を紐解き、客観的な視点で論理的な思考ができる。積極的にコミュニケーションを図りながら業務を進められる。
従業員数
199名 （2023年2月時点）
勤務地

複数あり

想定年収

600 万円 ~ 800 万円

従業員数
199名 （2023年2月時点）
  1. ハイクラス転職TOP
  2. 電子デバイス研究開発
  3. 電子デバイス研究開発／北海道の求人・転職情報
TOP

転職支援サービスお申し込み

新規登録へ