【千歳】デバイス技術部CMOSデバイスエンジニア ESD・ラッチアップ担当
- 求人番号
- NJB2234606
- 採用企業名
- 非公開
- 職種
-
技術系（機械設計・製造技術） - 電子デバイス研究開発
技術系（機械設計・製造技術） - プロセスエンジニア（半導体）
技術系（機械設計・製造技術） - 機械設計・機構設計・筐体設計・メカトロ設計・装置設計
- 雇用形態
- 無期雇用
- 勤務地
-
北海道,北米
- 仕事内容
-
2nmプロセスにおける、ESD素子の開発またはラッチアップ対策。
デバイス開発を、ロジックトランジスタのベースプロセスの中で、プロセス整合させて、ESDの開発またはラッチアップ対策を行う｡
■休日：完全週休二日制, 土, 日, 祝日, 年末年始
- 求める経験
年齢制限の理由 -
＜必須要件＞
専門性：
ESD素子プロセスデバイス開発またはラッチアップ対策、及びTEG測定評価
経験：
ESD素子のデバイス開発またはラッチアップ対策の経験者
・プロセス開発の経験
・TEG測定評価とその解析の経験
・TEG作成経験
・プロセス側、設計環境側と連携して業務を行った経験
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む
語学：
TOEIC600点以上もしくは同等程度の語学力
＜求める人物像＞
・人とのコミュニケーションを苦手としない人
・個の活躍に加えてチームプレイもできる人
■職種未経験者：不可
- 想定年収
- 非公開
- 語学力
-
英語力：初級以上TOEIC：600点以上現在の実力より、積極的に英語交流する意識を重視いたします
- 受動喫煙対策
- 就業場所 全面禁煙
- 受動喫煙対策詳細