JAC Recruitment ハイクラス転職エージェント
  1. ハイクラス転職TOP
  2. 検索結果一覧
  3. Rapidus株式会社：【千歳】Digital Chip Design Engineer (Standard Cell Development & DTCO)-設計技術統括部 -旧設計・PDK技術部の求人情報詳細

【千歳】Digital Chip Design Engineer (Standard Cell Development & DTCO)-設計技術統括部 -旧設計・PDK技術部

Rapidus株式会社
  • 海外勤務あり

想定年収

非公開

勤務地

北海道 東京都,北米

従業員数

1,024名

仕事内容 募集背景 技能/経験 給与 勤務地 福利厚生 企業情報

仕事内容

ラピダスは最先端のデジタルチップ設計における革新的なリーディングカンパニーです。スタンダードセル開発と設計技術共同最適化（DTCO）に注力する、才能と経験を備えたデジタルチップ設計エンジニアを募集しています。

ライブラリ設計とプロセス技術の融合を推進し、次世代製品向けの高性能かつ低消費電力デジタルチップの実現に重要な役割を担っていただきます。グローバルな環境で最先端技術に携わり、同社の先進的な製品開発に積極的に貢献する機会を得られます。

Rapidus is a leading innovator in cutting-edge digital chip design. We are looking for a talented and experienced Digital Chip Design Engineer to join our team, focusing on Standard Cell Development and Design Technology Co-Optimization (DTCO).

In this role, you will be instrumental in enabling high-performance and low-power digital chips for our next-generation products, by driving the convergence of library design and process technology. You will have the opportunity to work with state-of-the-art technology in a global environment, actively contributing to our advanced product development.

主な職務内容：
- 先進技術ノード向け標準セルライブラリの設計、評価、最適化。
- DTCO（設計技術共同最適化）活動の計画と実行。回路設計とプロセス技術間の連携強化により、最適なPPA（電力、性能、面積）目標の達成を図る。
- カスタムレイアウト、特性評価、検証フローの開発および改善。
- 設計ルール、プロセスばらつき、信頼性要件を深く理解した設計を実施。
- 設計チーム、プロセス・デバイス開発チーム、EDAチームと緊密に連携。
- PPA目標達成に向けた新設計手法・ツールの評価および導入。
- IPベンダー、EDAベンダーとの技術協議および協業への参画。
- 設計データの文書化および管理。

Key Responsibilities:
- Design, evaluate, and optimize standard cell libraries for advanced technology nodes.
- Plan and execute DTCO (Design Technology Co-Optimization) activities, strengthening the collaboration between circuit design and process technology to achieve optimal PPA (Power, Performance, Area) targets.
- Develop and improve custom layout, characterization, and verification flows.
- Design with a keen understanding of design rules, process variations, and reliability requirements.
- Collaborate closely with design teams, process and device development teams, and EDA teams.
- Evaluate and introduce new design methodologies and tools to meet PPA goals.
- Engage in technical discussions and collaborations with IP vendors and EDA venders.
- Document and maintain design data.

仕事内容変更範囲

会社の指示する業務

職位

ー

募集背景

ー

募集人数

ー

応募条件

技能/経験

＜必須経験＞
・電気工学、電子工学、物理学、または関連分野の学士号以上。
・デジタルIC設計、特にカスタムセル、スタンダードセル、またはメモリ設計における5年以上の実務経験。
・先進CMOSプロセス技術（例：7nm、5nm、3nm）を用いた実績ある設計経験。
・スタンダードセルライブラリの特性評価および検証に関する深い知識と経験。
・PDK（プロセス設計キット）および設計ルールに関する強い理解。
・Cadence Virtuoso、Synopsys Custom Compiler、HSPICE、Spectre、PrimeTime、LiberateなどのEDAツールの習熟度。
・DTCO（設計技術特性評価）の概念を理解し、関連活動への貢献意欲が高いこと。
・自動化のためのスクリプト言語（例：Python、Perl、Tcl）の使用経験。
・英語でのコミュニケーション経験

＜歓迎要件＞
・DTCO活動における実務経験または顕著な貢献実績
・FinFETまたはGAAFET技術を用いた設計経験
・物理設計（フロアプランニング、配置配線）に関する知識
・信頼性問題（IR降下、EM、ESDなど）の理解
・設計最適化への機械学習またはAI適用経験
・チームマネジメントまたはプロジェクトリーダーシップ経験

求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。

学歴

大学

職務経験

要

業界経験

要

年齢

年齢制限不問  

英語力

中級以上

TOEIC：600点以上

その他語学力

語学力詳細

ー

勤務条件

雇用形態

無期雇用

試用期間

有り(3か月　試用期間中も待遇・勤務条件に変更なし)

給与

年俸制

年収：非公開

月収：33万円～

月額基本給：27万円～

年収非公開 ( 年収は企業の方針により非公開とされています。選考の過程で個別にご確認ください。 ) 年俸の12分割を毎月支給

賞与・インセンティブ

賞与なし：企業立ち上げ段階により業績なしのため

昇給

有り
昇給制度有

勤務地

北海道 東京都,北米

【千歳工場IIM（イーム）】
北海道千歳市美々758-62
　※IIMへのアクセスはJR千歳駅から社用連絡バス利用
【東京本社】
東京都千代田区麹町4丁目1番地 麹町ダイヤモンドビル 11階

北米エリアへの配属の可能性あり
Albany, New York, Santa Clara, California

勤務地変更範囲

会社の定める事業所
転勤:当面無し

出向

出向:有り

就業時間

08:30～17:00

休憩時間：60分

残業：月10時間～30時間程度

固定（定額）残業代制
※フレックスタイム制あり（コアタイム無し）
※標準労働時間帯08:30~17:00

残業手当

定額の残業代＋通常の残業代

固定残業時間 30時間 / 月
固定残業代 66,675円 / 月
固定残業時間超過分は別途支給されます。
※固定残業代の金額は職位によって変動します。

通勤手当

交通費：全額支給

その他手当

休日・休暇

完全週休二日制, 土, 日, 祝日, 年末年始

年間休日：120

年間有給休暇：有給休暇は入社時から付与されます
( 初年度６⽇〜10⽇、勤続年数に応じて最⼤20⽇
※入社7ヶ月目には最低10日以上 )
【休日・休暇詳細】
創立記念日（8月10日）

社会保険

雇用保険, 健康保険, 労災保険, 厚生年金

福利厚生

ー

受動喫煙対策

就業場所 全面禁煙

備考

ー

選考内容

選考プロセス

適性試験：無し 、 面接回数：2回～3回

求人No.：NJB2345460

最終更新日：2026/7/2

企業情報

企業名

Rapidus株式会社

代表者名

代表取締役社長　小池　淳義

設立

2022年8月

従業員数

1,024名

資本金

7,346,000,000円

本社所在地

〒102-0083 東京都千代田区麹町4丁目1番地　麹町ダイヤモンドビル11階

株式公開

未公開

日系・外資

日系

企業URL

https://www.rapidus.inc/

事業内容

・半導体素子、集積回路等の電子部品の研究、開発、設計、製造及び販売
・環境に配慮した省エネルギーの半導体及び半導体製造技術の研究、開発
・半導体産業を担う人材の育成・開発

事業に関する特色

2022年8月に、日本の主要企業8社（キオクシア株式会社、ソニーグループ株式会社、ソフトバンク株式会社、株式会社デンソー、トヨタ自動車株式会社、日本電気株式会社、日本電信電話株式会社、株式会社三菱UFJ銀行）の支援を受けて設立。2020年代後半にプロセス・ルールが2nm以下の先端ロジック半導体の開発・量産を行うことを目指している。

会社の特色

【経営理念】
半導体を通して人々を幸せに、豊かに、充実したものにするため
1.世界最高水準の開発力、技術力、製造力を持つ工場経営を推進する
2.多くの大学、研究機関と連携しこの分野を拡大していく人材育成を核とする
3.真のグリーン化に向けてイノヴェーションを推進する

【経営方針】
1.新産業創出を顧客と共に推進する
2.設計、ウェーハ工程、３Dパッケージまで世界一のサイクルタイム短縮サービスを開発し提供する
3.世界最高水準の設計部隊、設備メーカー、材料メーカーと協調し、新たなビジネススキームを構築する

その他の特色

【IBMとRapidus、戦略的パートナーシップを締結、日本における先端半導体技術とエコシステムの共創を目指す】
IBMとRapidus株式会社は日本が半導体の研究開発・製造におけるグローバルリーダーを目指す取り組みの一環として、ロジック・スケーリング技術の発展に向けた共同開発パートナーシップを締結したことを発表。

Rapidusは、日本の主要企業からの賛同を得て設立された先端ロジック半導体に関する研究、開発、設計、製造および販売を行う事業会社です。本パートナーシップの一環として、RapidusとIBMは、IBMの画期的な2ナノメートル（nm）ノード技術の開発を推進し、Rapidusの日本国内の製造拠点に導入します。

この取り組みは、数十年にわたって培われた、半導体の研究・設計におけるIBMの専門性を活用するものです。2021年に、IBMは世界初の2nmノードのチップ開発技術を発表しました。このチップは、現在最も先進的な7nmチップに比べて45%の性能向上、または75%のエネルギー効率向上の達成が見込まれます。また、IBMは、先端ロジックおよびメモリー技術における日本の半導体メーカーや、日本の製造装置・材料のサプライヤー企業との共同開発パートナーシップを成功させてきた長い歴史を有しています。

本パートナーシップの一環として、Rapidusの研究者と技術者は、世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーのAlbany NanoTech Complexで、IBMおよび日本IBMの研究者と協働します。Rapidusは、IBM、Applied Materials、サムスン電子、東京エレクトロン、SCREEN、JSR、ニューヨーク州立大学（SUNY）を含む、Albany NanoTech Complexのエコシステムに参画する最新企業となります。

Rapidusは、自動化や効率化など、製造における差別化戦略を展開し、製品化のスピードと競争力の向上を図る計画です。また、この2nm半導体技術において市場をリードすることを目指すとともに、業界標準製品との互換性を持たせる予定です。Rapidusは、2020年代後半に2 nm技術の量産を開始する予定です。

売上実績

求人No.：NJB2345460

最終更新日：2026/7/2

求人をもっと見る求人を閉じる

この企業が募集中のほかの求人

職種
業種
勤務地
こだわり条件
  1. ハイクラス転職TOP
  2. 検索結果一覧
  3. Rapidus株式会社：【千歳】Digital Chip Design Engineer (Standard Cell Development & DTCO)-設計技術統括部 -旧設計・PDK技術部の求人情報詳細
TOP