【千歳】Chip Implementation EDA Flow Development Engineer-設計技術統括部 -旧設計・PDK技術部
想定年収
600万円 ~ 1,200万円
勤務地
北海道 東京都,北米
従業員数
1,024名
仕事内容
■職務内容
ラピダスは半導体設計・製造分野における主要なイノベーターです。同社は効率的で高品質なチップ設計を実現するため、最先端のEDA(電子設計自動化)フローの開発に注力しています。現在、設計効率と生産性を次のレベルへ引き上げるため、才能あるチップ実装EDAフロー開発エンジニアを募集しています。
最新の技術ノード向け最先端のサインオフフロー構築から、CADプラットフォームの統合、あらゆる設計課題に対応するEDAソリューションの開発まで、幅広い業務に携わっていただきます。設計チームと緊密に連携し、最先端のEDAツールと手法を活用して、当社のチップ開発を加速させる役割を担います。
Rapidus is a leading innovator in semiconductor design and manufacturing. We're dedicated to developing cutting-edge EDA (Electronic Design Automation) flows to achieve efficient and high-quality chip designs. We're currently seeking a talented Chip Implementation EDA Flow Development Engineer to help us elevate our design efficiency and productivity to the next level.
In this pivotal role, you'll be involved in a wide range of activities, from building state-of-the-art sign-off flows for the latest technology nodes to integrating CAD platforms and developing EDA solutions for all kinds of design challenges. You'll work closely with our design teams, leveraging the most advanced EDA tools and methodologies to accelerate our chip development.
■具体的な業務内容
チップ実装EDAフロー開発エンジニアとして、以下の業務を担当します。
・チップ実装EDAフローの確立:
サインオフフロー開発:RC抽出、タイミング解析、タイミング修正のためのサインオフフローを開発・最適化します。これによりチップの性能と信頼性確保。
・EDAプラットフォーム開発:設計段階の統合、設計キットの管理、設計データベースの監視を行うEDAプラットフォームの開発・保守。設計者が効率的に作業できる環境を構築。
・汎用CAD/EDA開発:あらゆる設計課題を解決するための汎用EDAツールの開発・改善。設計プロセスのボトルネック解消と効率向上。
・設計チームと連携し、フローおよびツールのニーズを特定し、要件を定義します。
・EDAベンダーと連携し、新機能の導入や既存ツールの最適化を推進。
・開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを提供。
・最新のEDA技術や業界動向を把握し、社内フローへの適用可能性評価。
・開発したフローやツールのドキュメントの作成・維持。
Key Responsibilities
As a Chip Implementation EDA Flow Development Engineer, your responsibilities will include:
- Chip Implementation EDA Flow Enablement:
- Sign-Off Flow Development: Develop and optimize sign-off flows for RC extraction, timing analysis, and timing fixing. This ensures the performance and reliability of our chips.
- EDA Platform Development: Develop and maintain our EDA platform for integrating design stages, managing design kits, and overseeing design databases. You'll build an environment where designers can work efficiently.
- General CAD/EDA Development: Develop and improve general EDA tools to resolve all sorts of design issues. This will help eliminate bottlenecks in the design process and boost efficiency.
- Collaborate with design teams to identify flow and tool needs and define requirements.
- Work with EDA vendors to introduce new features and optimize existing tools.
- Provide support for implementing developed flows and tools, offering user assistance and troubleshooting.
- Stay up-to-date with the latest EDA technologies and industry trends, evaluating their applicability to our internal flows.
Create and maintain documentation for developed flows and tools.
仕事内容変更範囲
会社の指示する業務
職位
ー
募集背景
ー
募集人数
ー
応募条件
技能/経験
<必須経験>
・電気工学・電子工学・コンピュータサイエンスまたは関連分野の学士号以上。
・デジタルIC設計におけるチップ実装(論理合成、配置配線、タイミングクロージャを含む)の実務経験5年以上。
・EDAフローおよび/またはツール開発の実務経験。
・RC抽出、タイミング解析、物理検証に関する深い知識と経験。
・Perl、Python、Tclなどのスクリプト言語を用いたEDAフロー開発または自動化の経験。
・主要EDAツール(例:Synopsys Fusion Compiler、PrimeTime、Cadence Innovus、Tempus、Siemens EDA Calibre)の内部構造に関する熟知と理解。
・複雑な技術的課題を論理的にアプローチし解決する能力。
・複数のプロジェクトを同時に管理する能力。
・英語によるコミュニケーション能力。
<歓迎要件>
・先進CMOSプロセス技術ノード(例:7nm、5nm、3nm)におけるフロー開発の経験。
・設計データベース管理(DBM)システムの開発または運用経験。
・プロセス技術と設計ルールの深い理解。
・品質保証(QA)または検証フロー開発の経験。
・EDAフローへの機械学習またはデータサイエンスの適用経験。
・チームリーダーまたはプロジェクトマネジメント経験。
求める人物像
・積極的で自発的、革新と新たな技術的課題解決への強い意欲を持つこと。
・優れた論理的思考力を有し、複雑な問題を体系的に分析し解決策を導き出せること。
・卓越した協働能力を持ち、設計チームやEDAベンダーを含む多様な関係者と効果的に連携し目標を達成できること。
・細部まで注意を払い、高品質なフローとツールの提供にコミットできること。
・柔軟性があり、急速に変化する技術環境において継続的に学び適応する意欲があること。
学歴
大学
職務経験
要
業界経験
要
年齢
年齢制限不問
英語力
初級以上
TOEIC:600点以上
その他語学力
語学力詳細
ー
勤務条件
雇用形態
無期雇用
試用期間
有り(3か月 試用期間中も待遇・勤務条件に変更なし)
給与
年俸制
年収:600万円 ~ 1,200万円
月収:50万円~
月額基本給:40万円~
年俸の12分割を毎月支給
賞与・インセンティブ
賞与なし:企業立ち上げ段階により業績なしのため
昇給
有り
昇給制度有
勤務地
北海道 東京都,北米
【千歳事務所】
北海道千歳市千代田町2丁目16 NTT千歳ビル
※JR千歳線「千歳」駅 徒歩10分
【千歳工場IIM(イーム)】
北海道千歳市美々758-62
※IIMへのアクセスはJR千歳駅から社用連絡バス利用
【東京本社】
東京都千代田区麹町4丁目1番地 麹町ダイヤモンドビル 11階
北米エリアへの配属の可能性あり
Albany, New York, Santa Clara, California
勤務地変更範囲
出向
就業時間
08:30~17:00
休憩時間:60分
残業:月10時間~30時間程度
固定(定額)残業代制
※フレックスタイム制あり(コアタイム無し)
※標準労働時間帯08:30~17:00
残業手当
定額の残業代+通常の残業代
固定残業時間 30時間 / 月
固定残業代 100,000円 / 月
固定残業時間超過分は別途支給されます。
※固定残業代の金額は職位によって変動します。
通勤手当
交通費:全額支給
その他手当
休日・休暇
完全週休二日制, 土, 日, 祝日, 年末年始
年間休日:128
年間有給休暇:有給休暇は入社時から付与されます
( 初年度6⽇〜10⽇、勤続年数に応じて最⼤20⽇
※入社7ヶ月目には最低10日以上 )
【休日・休暇詳細】
創立記念日(8月10日)
社会保険
雇用保険, 健康保険, 労災保険, 厚生年金
福利厚生
ー
受動喫煙対策
就業場所 全面禁煙
備考
ー
選考内容
選考プロセス
適性試験:無し 、 面接回数:2回~3回
求人No.:NJB2344852
最終更新日:2026/7/2
企業情報
企業名
Rapidus株式会社
代表者名
代表取締役社長 小池 淳義
設立
2022年8月
従業員数
1,024名
資本金
7,346,000,000円
本社所在地
〒102-0083 東京都千代田区麹町4丁目1番地 麹町ダイヤモンドビル11階
株式公開
未公開
日系・外資
日系
企業URL
https://www.rapidus.inc/
事業内容
・半導体素子、集積回路等の電子部品の研究、開発、設計、製造及び販売
・環境に配慮した省エネルギーの半導体及び半導体製造技術の研究、開発
・半導体産業を担う人材の育成・開発
事業に関する特色
2022年8月に、日本の主要企業8社(キオクシア株式会社、ソニーグループ株式会社、ソフトバンク株式会社、株式会社デンソー、トヨタ自動車株式会社、日本電気株式会社、日本電信電話株式会社、株式会社三菱UFJ銀行)の支援を受けて設立。2020年代後半にプロセス・ルールが2nm以下の先端ロジック半導体の開発・量産を行うことを目指している。
会社の特色
【経営理念】
半導体を通して人々を幸せに、豊かに、充実したものにするため
1.世界最高水準の開発力、技術力、製造力を持つ工場経営を推進する
2.多くの大学、研究機関と連携しこの分野を拡大していく人材育成を核とする
3.真のグリーン化に向けてイノヴェーションを推進する
【経営方針】
1.新産業創出を顧客と共に推進する
2.設計、ウェーハ工程、3Dパッケージまで世界一のサイクルタイム短縮サービスを開発し提供する
3.世界最高水準の設計部隊、設備メーカー、材料メーカーと協調し、新たなビジネススキームを構築する
その他の特色
【IBMとRapidus、戦略的パートナーシップを締結、日本における先端半導体技術とエコシステムの共創を目指す】
IBMとRapidus株式会社は日本が半導体の研究開発・製造におけるグローバルリーダーを目指す取り組みの一環として、ロジック・スケーリング技術の発展に向けた共同開発パートナーシップを締結したことを発表。
Rapidusは、日本の主要企業からの賛同を得て設立された先端ロジック半導体に関する研究、開発、設計、製造および販売を行う事業会社です。本パートナーシップの一環として、RapidusとIBMは、IBMの画期的な2ナノメートル(nm)ノード技術の開発を推進し、Rapidusの日本国内の製造拠点に導入します。
この取り組みは、数十年にわたって培われた、半導体の研究・設計におけるIBMの専門性を活用するものです。2021年に、IBMは世界初の2nmノードのチップ開発技術を発表しました。このチップは、現在最も先進的な7nmチップに比べて45%の性能向上、または75%のエネルギー効率向上の達成が見込まれます。また、IBMは、先端ロジックおよびメモリー技術における日本の半導体メーカーや、日本の製造装置・材料のサプライヤー企業との共同開発パートナーシップを成功させてきた長い歴史を有しています。
本パートナーシップの一環として、Rapidusの研究者と技術者は、世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーのAlbany NanoTech Complexで、IBMおよび日本IBMの研究者と協働します。Rapidusは、IBM、Applied Materials、サムスン電子、東京エレクトロン、SCREEN、JSR、ニューヨーク州立大学(SUNY)を含む、Albany NanoTech Complexのエコシステムに参画する最新企業となります。
Rapidusは、自動化や効率化など、製造における差別化戦略を展開し、製品化のスピードと競争力の向上を図る計画です。また、この2nm半導体技術において市場をリードすることを目指すとともに、業界標準製品との互換性を持たせる予定です。Rapidusは、2020年代後半に2 nm技術の量産を開始する予定です。
売上実績
求人No.:NJB2344852
最終更新日:2026/7/2
求人をもっと見る求人を閉じる
この企業が募集中のほかの求人
- 【千歳】MDG(Master Data Governance)担当/リード(グローバルデータガバナンス推進)ーEA推進部
- 【千歳】Cost & Profitability Platform リード(管理会計システム導入推進)ーEA推進部
- 【千歳】量産化に向けた生産技術メンバー-生産技術部
- (EA推進部)社内経理システム保守開発担当 Development Architect(主任~マネージャクラス)
- (ITデジタル本部)AI活用推進担当/AI CoE担当
- 【千歳】知的財産・権利化業務担当-知的財産部
- 【千歳】サービス運用を進化させる Service Management Platform Architect / Engineer-EA推進部
- 【千歳】生産管理システム システムエンジニア-D/Lオートメーション
- 【千歳】生産管理システム プロジェクトマネージャ-D/Lオートメーション
- 【千歳】テストエンジニア-技術開発統括部 - 旧プロセス技術部
- 【千歳】Flip Chip BGA半導体パッケージエンジニア-技術開発統括部 - 旧プロセス技術部
- 【千歳】データで経営を進化させるデータサエンティスト・アクティベーションリーダー/EA推進部
- 【千歳】OCD/Overla/エンジニア-技術開発統括-
- 【千歳】半導体パッケージのTEG開発・評価エンジニア-技術開発統括部 - 旧3Dアセンブリ本部
- 【千歳】半導体材料エキスパート-技術開発統括部
- 【千歳】企画業務推進データサイエンティスト-開発企画統括部⁻第1企画部
- 【千歳】HRBPマネージャー‐人事部
- 【千歳】Digital Chip Design Engineer (Standard Cell Development & DTCO)-設計技術統括部 -旧設計・PDK技術部
- 【千歳】FEOLマネージャー-技術開発統括部(旧プロセス技術部)
- 【千歳】FEOLプロセスインテグレーションエンジニア-技術開発統括部(旧プロセス技術部)
- 【千歳】半導体パッケージングエンジニア/開発マネージャー 技術開発統括部 - 旧3Dアセンブリ本部
- 【千歳】ネットワークセキュリティエンジニア‐ITセキュリティ部
- 【千歳】Test Chip Design Engineer (Physical Design & PPA Analysis)-設計技術統括部 -旧設計・PDK技術部
- 【千歳】Senior DFT Engineer-設計技術統括部 -旧設計・PDK技術部
- 【千歳】Maskエンジニア-技術開発統括部
- 【千歳】CAPEXデータ分析 ー 開発企画統括部⁻第1企画部
- 【千歳】AI/IAエンジニア ‐ 技術開発統括部
- 【千歳】社内情報システム用データ基盤構築ーEA推進部
- 【千歳】生産管理 マネージャー /生産管理部
- 【千歳】半導体デバイスエンジニア‐生産技術部
- 【千歳】半導体インテグレーションエンジニア‐生産技術部
- 【千歳】受注管理担当-生産管理部
- 【千歳】半導体材料 購買管理 リーダー~マネージャー/生産管理部
- 【千歳】生成AIソフトウェア開発-RUMS推進室
- 【千歳】品質管理エンジニア(部材)-品質保証部
- 【千歳】顧客品質保証マネージャー/品質保証部
- 【千歳/Career】D/Lオートメーション部
- 【千歳】半導体測定ラボエンジニア-設計技術-第三設計部
- 【千歳/Career】エンジニアリングセンター/設計技術統括部
- 【千歳/Career】エンジニアリングセンター/技術開発統括部
- 【千歳】CMOSデバイスエンジニア-技術開発統括部 - 旧デバイス技術部
- 【千歳】CADエンジニア-技術開発統括部 ( 旧デバイス技術部)
- 【千歳】半導体プロセスエンジニア-生産技術部
- 【千歳】ソフトウェア開発エンジニア -D/Lオートメーション
- 【千歳】原価管理・資産管理‐経理部
- 【千歳勤務】(プロセス技術部)リソグラフィエキスパート
- 【千歳】デバイス開発用TEG設計エンジニア
- 【千歳勤務】(品質保証部)評価解析部SEMスペシャリスト
- 【千歳】工事調達マネージャーもしくは担当
- 【千歳勤務】(生産管理部)製造管理(実務担当クラス)
