JAC Recruitment ハイクラス転職エージェント

求人・転職情報

11中の111件を表示

条件を変更

外資系半導体メーカー

仕事内容
・Developing micro-architecture specification of the logic circuit from reading and comprehending the Product Requirement Document (PRD).
・Developing the Register Transfer Level (RTL) design from the micro-architecture specification using Verilog or SystemVerilog as the HDL.
・Developing standalone test benches to verify the RTL behavior.
・Writing and verifying SystemVerilog Assertions (SVA) for a design.
・Writing timing constraints and clock definition for synthesis and place and route tools.
・Running industry-standard synthesis tools (e.g., Genus or Design Compiler) and being able to fix timing problems if they arise.
・Understanding various design tradeoffs including timing/area/power and knowing how to improve them.
・Reading and understanding the Static Timing Analysis (STA) reports from an industry-standard STA tool (e.g., Prime Time).
・Cross-functional interactions and communication with various teams within SiTime including analog, verification, backend, system, and test engineering teams.
・Post-Si bring-up, validation, and debugging.
求める経験 / スキル
【Qualifications & Requirements】
・Master’s degree in electrical engineering plus 5 years of relevant work experience in the industry.
・Excellent verbal and written communication skills in English.
・Proficient in Verilog and SystemVerilog.
・Expertise in digital logic design fundamentals such as clock divider circuits, multi-clock logic designs, CDC, FIFO, FSM, etc.
・Experience in designing mixed-signal digital logic.
・Basic understanding of Discrete time Signal Processing theory, FIR, and IIR filter design.
・Solid experience in digital design flow including RTL design, synthesis, timing constraints, and STA.
・Skilled in scripting languages Perl/Tcl/Python.

【Desired Characteristics & Attributes】
・Ph.D. in electrical/computer engineering plus 3 years of relevant industry experience.
・2-5 years of experience in designing high-precision digital arithmetic logic and Digital Signal Processing.
・2-5 years of experience in designing Digital Phase-Locked Loops (DPLL).
・Experience in complex FSM design.
・Familiarity with MATLAB, Simulink, or any other high-level modeling tools.
・Experience in low-power digital design flow.
・Basic understanding of the Control Theory.
勤務地

東京都

想定年収

800 万円 ~ 2,500 万円

外資系半導体メーカー

仕事内容
・Developing SV-RNM models for both analog and mixed-signal circuits
・Developing verification plan from chip or block specifications
・Developing UVM-based verification environment (scoreboards, monitors, sequencers, etc.)
・Developing digital-top verification in System Verilog
・Defining and writing System Verilog Assertions (SVA)
・Defining and writing functional coverages and covergroups
・Running simulations and debugging simulation results
・Reviewing verification results for Tape-out sign-off
・Communicating with stakeholders (design/test/verification) to facilitate teamwork and efficient sharing of information and exchange of ideas
求める経験 / スキル
【Qualifications & Requirements】
・MS (BS) degree in electrical/computer engineering or related fields with 5 (8) years of work experience doing verification in the semiconductor industry
・Good verbal and written communication skills in English
・Proficient in SystemVerilog and SystemVerilog OOP
・Fluency in utilizing scripting languages such as Perl / Python
・Proficient (through work experience) in verification using UVM
・Strong experience writing SystemVerilog Assertions (SVA)
・Understanding of Analog schematic and experience with Cadence Virtuoso
・Basic understanding of digital design using Verilog
・Ability to communicate and work effectively with geographically dispersed teams of mixed-signal, digital design and analog design engineers
・Ability to work independently and drive solutions to challenging problems

【Desired Qualification】
・Experience with generating functional models for analog blocks using SystemVerilog RNM, Wreal (V-AMS), or similar techniques
・Experience with UVM-AMS methodology
・Solid experience with Formal Property Verification (FPV)
・Programming experience writing OOP code in C++
・Excellent written and verbal communication skills in English
・Experience with performing analog mixed-signal verification
・Proven track record in working well with others in fast-paced and collaborative work environment
・Knowledge of analog design
・Knowledge of synthesizable digital design
・Experience working on verification of datapath designs including filters
勤務地

東京都

想定年収

800 万円 ~ 2,500 万円

外資系半導体メーカー

仕事内容
・Design analog and mixed-signal circuits meeting architectural requirements and technical specifications
・Contribute to the architectural definition of the design and chip integration
・Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Support other projects as needed by management or as business needs change
求める経験 / スキル
【Qualifications & Requirements】
・M.S. in Electrical Engineering or related field with minimum 4 years of related experience, or Ph.D. in Electrical Engineering with minimum 2 years of related experience
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
 ・Integer-N and fractional-N PLL
 ・Sigma-Delta ADCs
 ・Temperature sensor
 ・Analog and digital filters
 ・Quartz or MEMS oscillator
 ・Sub-threshold circuits
 ・Low noise regulator and bandgap
 ・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools

【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
勤務地

東京都

想定年収

800 万円 ~ 2,500 万円

外資系半導体メーカー

仕事内容
・Design analog and mixed-signal circuits meeting architectural requirements and technical specifications
・Contribute to the architectural definition of the design and chip integration
・Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Support other projects as needed by management or as business needs change
求める経験 / スキル
【Qualifications & Requirements】
・M.S. in Electrical Engineering or related field with minimum 15 years of related experience, or Ph.D. in Electrical Engineering with minimum 12 years of related experience, or Bachelor of Science with minimum 18 years of related experience.
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
 ・Integer-N and fractional-N PLL
 ・Sigma-Delta ADCs
 ・Temperature sensor
 ・Analog and digital filters
 ・Quartz or MEMS oscillator
 ・Sub-threshold circuits
 ・Low noise regulator and bandgap
 ・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools

【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
勤務地

東京都

想定年収

800 万円 ~ 2,500 万円

外資系半導体メーカー

仕事内容
・Contribute to the architectural definition of the design and chip integration
・Technical leader for chip level design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Coach, mentor and develop junior/mid-level analog designers, foster cross-functional collaboration.
求める経験 / スキル
【Qualifications & Requirements】
・M.S. in Electrical Engineering or related field with minimum 15 years of related experience, or Ph.D. in Electrical Engineering with minimum 12 years of related experience
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
 ・Integer-N and fractional-N PLL
 ・Sigma-Delta ADCs
 ・Temperature sensor
 ・Analog and digital filters
 ・Quartz or MEMS oscillator
 ・Sub-threshold circuits
 ・Low noise regulator and bandgap
 ・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
・Good facilitation skill for project/design review meeting
・Excellent analytical, problem-solving, written/verbal communication.
・Proven leadership and ability to collaborate across system architects, digital teams, layout, test, manufacturing

【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
勤務地

東京都

想定年収

800 万円 ~ 2,500 万円

外資系半導体メーカー

仕事内容
■デジタル回路エンジニアとして、下記業務を担当頂きます。

• 製品要件ドキュメント(PRD)の読解と理解に基づき、ロジック回路のマイクロアーキテクチャ仕様を開発
• マイクロアーキテクチャ仕様に基づき、VerilogまたはSystem VerilogをHDLとして使用してレジスタ転送レベル(RTL)設計を開発
• RTL動作を検証するためのスタンドアロン・テストベンチを開発
• 設計のSystem Verilogアサーション(SVA)を記述および検証
• 合成ツールおよび配置配線ツール用のタイミング制約とクロック定義を記述
• 業界標準の合成ツール(Genus、Design Compilerなど)を実行し、タイミング問題が発生した場合は修正
• タイミング/面積/消費電力を含む様々な設計トレードオフを理解し、改善方法を知る
• 業界標準のSTAツール(Prime Timeなど)の静的タイミング解析(STA)レポートを読解および理解する
• 社内のアナログ、検証、バックエンド、システム、テストエンジニアリングなど、様々なチームとのクロスファンクショナルなやり取りとコミュニケーションチーム
• SI後の立ち上げとデバッグ
求める経験 / スキル
【必須】
・半導体/電気電子メーカーでのデジタル回路設計のご経験5年以上
・RTL or VerilogのCoding経験
・英語アレルギーがなくやる気がある方(コミュニケーションレベル)
・Matlab, Simulinkの経験/知識歓迎
勤務地

東京都

想定年収

800 万円 ~ 2,500 万円

仕事内容
10年後も20年後もその先も、より多くの人々に「喜び」を提供するために、日々進化をし続けるHonda。今後も、さらなるイノベーションを巻き起こすため、社内外からも英知を結集し、これまでにない新しいHondaをつくりあげます。

Hondaは社会全体をクリーンエネルギーでつなぎ、安心・安全な「移動」と「暮らし」を提供するため、カーボンニュートラルを加速する電動コアシステムと顧客価値を最大化するエネルギーエコシステムを創出し、社会実装を実現していきます。その上で、エネルギーシステム技術と事業と連鎖する社会の仕組みを体系化し、カーボンフリー社会の実現に貢献するための新たな仲間を募集します。

本求人は、エネルギーサービス領域におけるV2X(Vehicle-to-X)エコシステムを支えるIT/ソフトウェア開発(クラウド、サーバー、アプリ、データ連携)のプロジェクトリーディングを担うポジションです。

【具体的には】
お客様の生活を豊かにするエネルギーV2Xエコシステム実現に向けて家電や電気設備など家庭・電気自動車で使用するエネルギーの可視化・最適な充給電制御システムの開発で必要となる

・Honda独自のV2Xサーバー構築(PoC/量産環境)
・アーキテクチャ設計・ソフトウェア機能設計及び検証
・サーバー向けソフトウェア構築のためのDevOpsの定義/開発
・上記システムに関連するスマホアプリUI/UX設計及び検証・ハードとソフトウェアを統合したシステム実証実験 等
・サーバー構築技術のリーディングとロードマップの策定
・システムの目標値の策定・KPIマネジメント・予算管理
・グループメンバーのマネジメント業務
(1on1やコーチングやメンタリングを通した育成支援/人事評価を通した成長促進やキャリア支援等)

※V2X(Vehicle-to-X)とは、電気自動車(EV)と家庭・社会インフラ(電力系統、クラウド、アプリ等)を通信でつなぎ、相互にエネルギー/情報をやり取りする仕組みです。本ポジションでは、主にV2H(Vehicle-to-Home:車から家へ電力を供給)およびV2G(Vehicle-to-Grid:車と電力系統の双方向連携)を含むユースケースを想定し、車両データや電力データ、ユーザーの利用動向をもとに、コネクテッドアプリ等を活用したスマート充電/充給電制御サービスの価値創出に取り組みます。
※パートナー企業様との共同開発において、戦略検討段階から実証実験まで連携しながら業務推進いただきます。
※業務上、海外現地法人・取引先等とのやり取りが発生します。
※将来的には、海外駐在の可能性もございます。
※専門性や適性、会社ニーズなどを踏まえ、会社が定める業務への配置転換を命じる場合があります。

【開発ツール】
使用言語:Python/Java/JavaScript/SQL
クラウド環境:AWS バージョン管理ツール:Git/AWS(CodeCommit)/SVN
そのほか知識:Jira/Confluence/Docker/Shell/RESTful API/RDBMS(MySQL)/NoSQL DBMS

【推奨の資格】
AWS Solutions Architect

【やりがい・魅力】
まだ確立していないV2Xという新しい社会インフラシステム・市場のため、新しい事に挑戦しながら開発できます。V2Xの社会インフラを構成するには自動車メーカーだけでは達成できないため多岐にわたる業種のパートナーと連携し事業と技術を構築する必要があり幅広い専門性を得られるためスキル習得後には様々なキャリアビジョンを目指せます。また自動車データ×電力データで新しいビジネスを創出できる可能性がある潜在的な価値を創出できる業務です。

【現場従業員の声】
★36歳(社会人経験12年目)キャリア入社
「新しい社会インフラ構築にあたって、必要な知識を身につけながら世の中にないアイデアをスピーディーに生み出すことが必要なチャレンジングな業務です。Hondaは他社に比べて自分の考え・意思が尊重されやすく提案・挑戦しやすい環境で、非常に面白くやりがいのある業務内容と職場環境が魅力です」

★30歳(社会人経験6年目)
「室課全体でリスキリングを支援する風土があることが魅力です。 未経験者でも挑戦できる環境が整っており、年齢問わず、みんなが新技術創出を目指して挑戦しています。

また、産官学との連携のなかで豊富な知見を得ることができ、 自動車メーカーでありながら、自動車以外の領域も学びながら技術開発からサービス創出まで経験できることも魅力の一つだと感じています。」

【職場環境・風土】
三つの喜び(買う喜び、売る喜び、創る喜び)を基本理念に、Hondaでは数々の製品を創業から生みだし続けてきました。役員から新入社員まで、あらゆる人材が自由な発想で、夢や理想を徹底的に追求する風土が根付いており、学歴や年齢に関係なく誰もがフラットに活躍できる職場環境です。積極的に仕事に向き合い、推進する力のある従業員には、入社直後であっても大きな仕事が任されます。「こんなクルマが作りたい!車を使ってこんなビジネスがしたい」と自ら手を挙げてプロジェクトを立ち上げるような気概を持った方に、是非仲間に入っていただきたいと思います。

【関連ニュースリリース】
・Honda Storiesエネルギーシステムデザイン開発統括部について
・Me and Honda,Career「エネルギー発展の歴史の一部になりたい」EVを活用した  新たなバリューチェーンを構築」
・Hondaと三菱商事、新会社「ALTNA株式会社」を設立
・EVを活用した電力ネットワーク安定化に貢献するエネルギーサービス
・家庭用エネルギー管理システムの共同開発について

※Honda Technology Newsは【こちら】
求める経験 / スキル
【求める経験・スキル】※以下、いずれかの知識・業務経験
・AWS等クラウド構築経験5年以上
・クラウド、情報通信、スマホアプリ等の開発経験5年以上
・チームまたはプロジェクトマネジメントの経験

【上記に加え、あれば望ましい経験・スキル】
・電力システム(需給管理/送配電/系統制御 等)に関する知見
・HEMSシステム等に関する知見
・電力/IT/情報通信業界ご出身の方
・英語力(読み書き、会議に抵抗のない方)

【求める人物像】以下の想い・適性をお持ちの方
・Hondaフィロソフィーに共感いただける方
・主体性とリーダーシップを発揮できる方
・夢を持ち、高い目標を掲げてやりきるエネルギーのある方
・課題設定~計画実行~改善まで一連のPDCAサイクルが回せる方
・自分の考えを発信し、周囲を巻き込んで課題解決の最良手段を見出せる方
・未知の領域に臆せず飛び込む積極性をお持ちの方
従業員数
21,543名
勤務地

栃木県

想定年収

1,190 万円 ~ 2,100 万円

従業員数
21,543名
仕事内容
【自動運転技術を活用した社会インフラを構築し日本の物流を支える】
物流業界は、宅配需要の増加等により、ドライバー不足が社会問題となっています。今後、労働人口の減少や法改正により問題がさらに深刻化すると考えられている中、T2は日本の物流業界を支えるべく、自動運転技術を活用した社会インフラの構築を目指します。

弊社が目指すのは、自動運転トラックによる安心・安全・効率的な物流。つまり、次世代の物流を担うリーディングカンパニーとなることです。私たちと一緒にこの夢を追いかけてくれる、仲間を求めています。多岐にわたる技術にコアメンバーとして携わり、世の中にないソリューションを作り出すことで、物流の未来を支える一員になりませんか?

【仕事内容】
トラックを用いたレベル4自動運転システムの開発のマネジメントを担います。研究開発を進めるための車両及び量産車両の新規構築、改善、機材の追加を行うプロジェクトのマネジメントを行います。自動運転は発展途上の技術のため安全に実験をするためのハードウェア設計が重要となります。国内外の外部パートナーの協力を得ながら仕様策定・設計・レビュー・試作などの業務をマネジメントします。
 ベースとなる大型トラックの車両を調達し、その車両に対して、センサー及び、ECUを搭載し自動運転のソフトウェアが動作可能な状態にします。
実験用の車両から始まり、実際に物流に用いる車両の構築を行っていきます。

■自動運転車両構築のマネジメント
-プロジェクト・チームのマネジメント
-自動運転車両のスペックの決定
-法規に準拠した車両の構築
-搭載センサーの選定・調達
-関連業者と共にメカ・電気・ECUの設計及び実装
-完成した車両の構築と改善
-車両の量産管理
求める経験 / スキル
【必要な経験・スキル】
電気・電子・物理・機械工学関連分野における学士または同等の実務経験
ハードウェア開発のプロジェクトのマネジメント経験
道路運送車両の保安基準に関する理解(ISO26262、ISO21434など)
設計資料のライティングスキル
自発的にさまざまな課題に取り組めること
日本語でのネイティブレベルコミュニケーション

【望ましい経験・スキル】
車両構築の経験(プロトタイプから量産まで)
20名以上のチームのマネジメント経験
ハードウェア信頼性試験の実施経験
MATLAB/Simulink を使用した ECU 開発経験
回路・メカ設計の経験
3D CAD を利用した設計経験
組み込みプログラミング・ファームウェア開発経験
gitもしくは類するバージョン管理システムを用いた開発経験
英語でのビジネスレベルコミュニケーション
従業員数
224名 (2025年12月現在)
勤務地

東京都

想定年収

800 万円 ~ 2,000 万円

従業員数
224名 (2025年12月現在)
仕事内容
1.光電部品先進パッケージング方案の設計開発:方案評価、シミュレーション設計から性能最適化までの全プロセスを担当し、パッケージング方案が確実にプロジェクトの要求を満たすことを保証。

2.独立した操作・測定分析:各種光電測定装置の操作に習熟し、実験方案を設計。測定データの分析・整理・報告書作成を独自に行う。

3.先端技術研究:光電・先進パッケージング分野の最新技術動向を洞察。事業ニーズに基づく新技術調査を実施し、専門的な調査報告書を提出。

4.技術課題解決:製品開発・試験・応用プロセスにおける複雑な光電パッケージング技術課題を特定・分析し、専門的ソリューションを提供。
求める経験 / スキル
Must
1.光電分野または先進パッケージング分野で5年以上の実務経験を有すること。
2.業界のリソースと動きに詳しい、光学・力学・電気・熱などのシステムのシミュレーション設計能力を有すること。
3.光電/先進パッケージング分野でのシステム設計経験を有し、同分野の技術開発主導経験者を優先。
4.優れたチームワーク能力、卓越した独自の問題解決能力、プロジェクト実行力、および良好なコミュニケーション・文書作成能力を有すること。

Want
1.光電部品製造プロセスまたは先進パッケージング・テストの知識を有する者尚可。
勤務地

千葉県

想定年収

800 万円 ~ 2,000 万円

仕事内容
グローバル展開中の建設機械や輸送機器メーカーとして活躍する当社にて、製品の研究開発をお任せします。

【仕事内容】
ご経験・ご希望に沿ってご推薦をいたします。

以下ご参考ください。
【一部ポジション】
No. 職種
1 鉱山用トラック研究開発エンジニア(顧問)
2 品質管理
3 フォークリフト研究開発コンサルタント
求める経験 / スキル
ご経験・ご志向に合わせてポジションサーチにてご提案させていただきます。
勤務地

東京都

想定年収

800 万円 ~ 3,000 万円

仕事内容
自社製品の洗濯機の研究・開発に従事していただきます。
洗濯機製品のセンシングやAIに関する分野にて、日本独自の研究開発を本国研究開発部門との協力して新製品の研究開発を行ないます。

専門分野:センサー、AI
衣料品の素材識別研究などをベースとしたインテリジェントな画期的研究の実施を担当する。
求める経験 / スキル
【必須(MUST)】
・衣料品素材の識別など、洗濯機用インテリジェント AI テクノロジーの研究開発に 8 年以上の経験があり、市場での製品適用された経験があること。
・関連特許3件以上

【歓迎(WANT)】
・洗濯機・白物家電の経験を持つ方。
・回路設計経験をお持ちの方
・中国語会話
勤務地

神奈川県

想定年収

1,000 万円 ~ 2,000 万円

転職支援サービスお申し込み