■職務内容
同社は、2nmノードおよびそれ以降の先進半導体プロセス技術の開発を支援するイネーブルメントチームに、意欲的で経験豊富なシニアDFTエンジニアを募集しています。次世代製造プロセスの実現と検証に不可欠な大規模テストチップの設計検証技術(DFT)実装を主導していただきます。
本職務では、スキャン挿入、ATPG、メモリBIST、その他のDFT手法に注力すると同時に、歩留まり分析やEDAツール連携を支援し、設計品質とテスト効率の向上を図ります。RTL設計者、物理設計チーム、プロセス統合エンジニア、EDAパートナーと緊密に連携し、グローバル拠点全体で堅牢なDFTインフラを確立します。
We are seeking a highly motivated and experienced Senior DFT Engineer to join our Enablement Team supporting the development of advanced semiconductor process technologies at the 2nm node and beyond. You will lead the Design-for-Test (DFT) implementation of large-scale test chips that are critical for enabling and validating our next-generation manufacturing processes.
In this role, you will focus on scan insertion, ATPG, memory BIST, and other DFT methodologies, while also supporting yield analysis and EDA tool collaboration to improve design quality and test efficiency. You will work closely with RTL designers, physical design teams, process integration engineers, and EDA partners to ensure robust DFT infrastructure across our global sites.
・技術開発用テストチップ向けのDFTアーキテクチャを定義・実装し、スキャン、境界スキャン、メモリBISTにメインとした設計開発。
・実装済みDFT回路の機能・タイミング検証を実施し、DFTシミュレーション(ATPG、BIST、故障シミュレーション)によるテストカバレッジ評価。
・テストカバレッジ、テストコスト、テスト時間の分析に基づき最適なテストソリューションを提案する。
・設計チームと連携し、RTLから物理実装に至るまでのDFT機能統合を推進する。
・ATPGおよびMBISTパターンの開発・検証を実施し、シリコン上でのテスト立ち上げとデバッグを支援。
・シリコンからのテストデータを分析し、系統的問題を特定してプロセス歩留まりを改善。
・EDAベンダーと連携し、先進ノード向けDFTツール・手法の評価と改善を実施。
・ベストプラクティスを文書化し、将来のテクノロジーノードにおけるスケーラブルなDFTフローの実現。
・ 設計、プロセス、製品エンジニアリング、信頼性評価にまたがるクロスファンクショナルチームの支援。
Responsibilities
・Define and implement DFT architectures for technology development test chips, focusing on scan, boundary scan, and memory BIST.
・Function and timing verification of implemented DFT circuit, evaluate test coverage with DFT simulation (ATPG, BIST, Fault simuation).
・Propose the best test solution with analysis among test coverage, test cost, test time
・Collaborate with design teams to integrate DFT features from RTL through physical implementation.
・Develop and validate ATPG and MBIST patterns; support test bring-up and debug on silicon.
・Analyze test data from silicon to identify systematic issues and improve process yield.
・Engage with EDA vendors to evaluate and improve DFT tools and methodologies for advanced nodes.
・Document best practices and contribute to the enablement of scalable DFT flows across future technology nodes.
・Support cross-functional teams spanning design, process, product engineering, and reliability.