求人・転職情報
28件中の1〜28件を表示
Rapidus株式会社
② Signal Integrity, Power Integrity解析 (SIはPCIe, SerDes, UCIe, HBM等のI/Fを含む)
③ 熱、構造解析
④ 半導体パッケージの設計環境(EDAツール等）立ち上げおよび、各種設計の自動化検討
① 半導体パッケージの設計開発経験のある方。以下いずれかの経験のある方
- 製品設計の構想検討、レイアウトまたはレイアウト指示、設計検証、など
- 技術開発のための評価TEG検討、レイアウトまたはレイアウト指示、設計検証、マスクデータハンドリングなど
② 半導体パッケージのSI,PI解析経験のある方。以下いずれかの経験のある方
- Cadence, Synopsys,SIEMENS, 図研, Ansys, Keysight等のツールを使用してのSI,PI解析経験のある方
③ 半導体パッケージの熱、構造解析経験のある方。以下いずれかの経験のある方
- Cadence, Synopsys,SIEMENS, 図研, Ansys, Keysight等のツールを使用しての熱、構造解析経験のある方
④ 半導体パッケージの設計環境の立ち上げおよび各種設計の自動化検討経験のある方。
以下いずれかの経験のある方
- Cadence, Synopsys,SIEMENS,図研, Ansys, Keysight等のツール立ち上げ及び、
ツールの評価、保守、EDAベンダとのやりとり等の経験のある方。
- 各種設計、解析業務の自動化検討経験のある方。
- Python, C, tcl, 等によるスクリプト作成に精通されている方。
- AI/ML等を用いた設計、解析業務の最適化に精通されている方
複数あり
非公開
Rapidus株式会社
②パッケージ配線技術の開発、量産立ち上げ
③フリップチップパッケージの開発、量産立ち上げ
④ファンアウト、2.5D, 3D パッケージング技術の開発とその量産立上げ
①シリコンインターポーザー開発、製造に関わる技術全般、TSV加工技術、BEOL技術のいずれかの経験を有する方。要素技術としては、CVD、PVD、CMP、リソグラフィー、エッチングのいずれかの経験を有する方。材料メーカーや装置メーカーにて前記プロセスの経験がある方。
②パッケージ配線形成技術の関する経験を有する方。要素技術としては、マイクロメーターからサブミクロンレベルのリソグラフィー、銅の電解メッキ、スパッタリング成膜、樹脂コーティング、感光性樹脂での加工、レーザー加工などの経験を有する方。材料メーカーや装置メーカーにて前記プロセスの経験がある方。
③フリップチップパッケージプロセスの開発経験のある方。要素技術としては、サーマルコンプレッションボンディング、コンプレッションモールディングなどの経験を有する方。材料メーカーや装置メーカーにて前記プロセスの経験がある方。
④ファンアウト、2.5D, 3D パッケージング技術開発の経験がある方。要素技術としては、サーマルコンプレッションボンディング、ハイブリッドボンディング、バンピング、TSV形成、RDL形成技術の経験を有する方。材料メーカーや装置メーカーにて前記プロセスの経験がある方。
高専卒・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む
北海道
非公開
・品質評価（検査、分析）
・サプライヤ、製造工場の品質監査
・サプライヤ品質向上活動
半導体組立工程における品質管理業務の経験が３年以上あるかた。
理工系大学卒業以上
TOEIC 600 以上、もしくは同等程度の英語力のあるかた。
【歓迎スキル・経験】
監査実施経験
品質問題対応経験
先端半導体パッケージの知識
北海道
非公開
東芝デバイス&ストレージ株式会社
ディスクリート半導体(IEGT・SiCモジュール等のハイパワーデバイス、MOSFET・IGBT等のパワーデバイス、小信号デバイス、汎用小型IC、アイソレーションデバイス・半導体リレー、フォトカプラー・デジタルアイソレーター等の絶縁デバイス）またはご経験ご志向に応じて、
化合物半導体（SiC、GaNパワー）に関わる下記業務をご担当いただきます。
※「最も親和性が高く、ご活躍が期待される」ポジションで選考を進めさせていただきます。
*********************************************************************
・デバイス設計／開発／シミュレーション（TCAD）
・ユニットプロセス開発
※成膜プロセス、リソグラフィ、ドライエッチング／ウェットエッチング、イオン注入 等
・プロセスインテグレーション
・パッケージ開発
・試作／性能評価／解析
・量産立上業務（関連会社との連携含む）
*********************************************************************
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
■■東芝デバイス＆ストレージの魅力■■
①東芝グループとしての高い投資力
┗東芝グループにおける「最高売上事業」、「最も研究開発費をかけている事業」(35%超え)
②自社内での製造～設計開発までを一気通貫で実現
┗ウェハー→チップ→パッケージ→装置→品質・供給制御を一括
③地政学リスク/顧客ニーズに答える国内生産拠点
┗300mm量産進捗（石川）＋車載後工程倍増（姫路）という“短期で出荷を伸ばす投資が既に設備化”している
④マルチに展開するプロダクトライン
┗パワー半導体ではEV・産業×データセンター向けの電力効率化ニーズに技術・コストともに優位性を図ることを実現しております
┗データセンター市場の拡大に伴いHDDなどストレージ産業にも軸を持つ
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
【働きやすさ】
・テレワークの導入や働き方改革も進み、働きやすい環境が整備されています。
・低離職率: 2.0%/有休取得率75%、WLB良好、国内屈指の優良企業です。
・キャリアチャレンジ制度あり(異動希望制度)
■半導体業界の動向：
半導体市場は向こう20年、3倍成長すると言われている市場であり、2030年までには100兆円市場にもと予測されております。
これまで以上に自動車やIoTなどの分野でも活況になってきておりますが、近年のAIの台頭などデータセンターやを起点とした高付加価値チップ需要がの増加が増してきております。
カーボンニュートラル・脱炭素社会に向けたエネルギーの効率的な利用を実現するため、社会インフラ機器や車載・産業・情報通信・モバイル機器などあらゆる分野で同社の関わるディスクリード半導体/パワー半導体の需要拡大が見込まれています。
■参考URL：
・東芝の若き技術者たち ～技術と数字に徹底的に向き合う。半導体製造を見つめる視線の先に～
https://www.toshiba-clip.com/detail/p=10000
・東芝D＆S、姫路の車載パワー半導体後工程新棟が完成
https://eetimes.itmedia.co.jp/ee/articles/2503/07/news130.html
・半導体のデバイス設計／プロセス技術／プロセスインテグレーション／生産技術／パッケージ技術／材料開発／品質保証／評価・解析／製品テスト 等のご経験
・半導体に関連する研究を専攻されていた方
【尚可】
・ディスクリート半導体デバイス開発業務の経験のある方。
・TCADシミュレーションに関する知識をお持ちの方。
・パワーデバイス(SiC等)のチップ設計、開発に従事された経験のある方
・パワーモジュールのパッケージ設計、開発に従事された経験のある方
・GaNまたはSiCに関する知見
・エピタキシャルプロセス開発に関する知見
・デバイスメーカ、半導体製造装置メーカ在籍の方
複数あり
450 万円 ~ 1,200 万円
東芝デバイス&ストレージ株式会社
・パワーモジュール パッケージ開発
・試作・性能評価・解析
・量産立上業務
SiCの研究開発は兵庫の姫路半導体工場に人員を集約しており、パワーモジュール開発、デバイス設計、プロセス開発、製造まで一貫して取り組んでいるため、一連の業務を経験いただきながらPDCAを回しやすい職場環境です。半導体エンジニアとして最先端の技術領域に取り組まれたい方に是非ご応募をいただけますと幸いです。
■参考リンク
・スペシャルインタビュー～あなたのキャリアが世界を変える～
https://toshiba.semicon-storage.com/jp/company/recruit/work/message_special.html
・パワー半導体技術広告
https://www.youtube.com/watch?v=11SWvEWe4lQ
・学生時代の専攻が半導体に関する方
【尚可】
・パワーモジュールの設計・開発に従事された経験のある方
・半導体デバイス設計／プロセス技術の知見をお持ちの方
・パワーデバイス(SiC等)のチップ設計、開発に従事された経験のある方
・TCADシミュレーションに関する知識をお持ちの方。
兵庫県
450 万円 ~ 1,200 万円
ソニーセミコンダクタソリューションズ株式会社
CMOSイメージセンサーを実装するModule、PKG、基板の電磁界解析でのSI・PI・EMI検証、及び高周波設計業務が中心で、設計後は測定及び評価を行い最終顧客に商品を届けるまでの領域をカバーします。
CMOSイメージセンサーの高性能化に伴い高速シリアルI/Fシステムも高速化しており、今後益々重要となる業務となります。
■担当予定の業務内容
・電磁界解析ツールを用いた新規高速シリアルI/FのSI/EMI解析/高周波設計、伝送路Simulation、及び新開発CMOSイメージセンサーのPI解析/最適化設計業務
・ネットワークアナライザ、オシロスコープを用いたSI/PI特性評価業務 を通じて新開発CMOSイメージセンサーの各セット導入を多くの関係部署や顧客と連携して推進頂きます。
■想定ポジション
小規模のチーム体制のリーダー、または担当者
■職場雰囲気
職場は若手からベテランまで揃っていて活気があります。
スマートフォン、デジタルカメラ、産機カメラ等の各セット実装制約に対し次世代CMOSセンサーをSI・PI・EMI性能を担保し実装するため、難しい技術課題にメンバーと議論しながら一丸となって取り組んでいます。
また新たな高周波材料を用いて次世代に向けた技術開発もしています。
■描けるキャリアパス
・ネットワークアナライザ、オシロスコープを用いたSI/PI特性評価技術
・電磁界Simulationと実測とのコリレーション技術
・高速シリアルインターフェース
・システムシミュレーション技術
■求人部署からのメッセージ
ソニーのCMOSイメージセンサーは、スマートフォン、デジタルスチルカメラ、カムコーダ、セキュリティ/産機カメラ、PCカメラ等すでに多くの分野で使用され、高速・高画質を活かしたカメラの実現に貢献しています。
我々の職場では、次世代の各セットに新規開発CMOSイメージセンサーを搭載するため様々な技術課題にメンバー一丸となって取り組んでいます。
新規開発CMOSイメージセンサーが搭載された各セットが世の中に送り出された際の感動はエンジニア冥利に尽きます。
このような感動体験を一緒に味わってみませんか？
※本求人はジェネラル・エンプロイメント・コントラクト社員での採用となるため
将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。
3次元電磁界ツールを用いたSI/PI/EMI検証・高周波設計業務を経験されている方。
■尚可
ネットワークアナライザ、オシロスコープ等を用いた高周波測定業務を経験されている方。 Or 高速シリアルインターフェースの設計業務を経験されている方。
複数あり
600 万円 ~ 非公開
※下記情報は大枠となります※
■求人内容
・高弾性率透明フィルム（High Modulus Transparent Film)開発
・高ヤング率明フィルム（High Young Modulus Transparent Film)開発
・素材開発、Film化開発
■お取扱製品
半導体製品、半導体製造装置
Display製品、Display製造装置、Display材料
シュミレーション関連技術、材料開発
新規技術調査/探査/センシングなど
■研究所の概要
・電子産業分野の基幹技術の確保、次世代製品における革新技術及び部品の先行開発を本業に、世界水準の先端研究所として活動することを中長期ビジョンとしています。
・研究所は敷地面積約7,200平方メートル、総床面積約19,000平方メートル、地上6階地下２階建てで先端インテリジェント機能を備えます。高水準の研究開発を通じ、日本はもちろん世界市場でのサムスングループの競争力を強化し続け、また地域の発展に貢献いたします。
■研究所の概要
・電子産業分野の基幹技術の確保、次世代製品における革新技術及び部品の先行開発を本業に、世界水準の先端研究所として活動することを中長期ビジョンとしています。
・研究所は敷地面積約7,200平方メートル、総床面積約19,000平方メートル、地上6階地下２階建てで先端インテリジェント機能を備えます。高水準の研究開発を通じ、日本はもちろん世界市場でのサムスングループの競争力を強化し続け、また地域の発展に貢献いたします。
フィルム開発従事
- エンジニアリングプラスチック、スーパーエンジニアリングプラスチック開発/製造
- ガラスクロス含侵フィルム開発
- Filler (nano, macro)分散
- 分子骨格制御
- 熱延伸制御
求めるスキル：
高分子化学、高分子物理の学術的な知識
Filler分散技術および透明化
シランカップリング剤技術
■歓迎
-担当設計範囲での仕様決定経験
-積極的に新しいことに取り組む姿勢
神奈川県
700 万円 ~ 1,500 万円
※下記情報は大枠となります※
■求人内容
高機能化、高密度化、熱制御、低環境負荷等、現在の半導体が抱える課題を解決するため、あらゆる技術をIntegrationし、3D、2.xDをはじめとするAdvanced Package製品を生み出します。
次世代半導体パッケージに用いられる先端技術を日本のメーカーや大学などの研究機関と協業して、開発いたします。中でも特に本ポジションは先端パッケージ開発における感光性材料開発の分野で活躍できる方を募集しております。
【業務内容】
・フォトレジストまたは感光性絶縁材料の いずれかの評価と選定
・フォトレジストまたは感光性絶縁材料メーカーへの評価結果フィードバック、開発要望のインプット、開発進捗確認およびアイデア提案
■お取扱製品
半導体製品、半導体製造装置
Display製品、Display製造装置、Display材料
シュミレーション関連技術、材料開発
新規技術調査/探査/センシングなど
■研究所の概要
・電子産業分野の基幹技術の確保、次世代製品における革新技術及び部品の先行開発を本業に、世界水準の先端研究所として活動することを中長期ビジョンとしています。
・研究所は敷地面積約7,200平方メートル、総床面積約19,000平方メートル、地上6階地下２階建てで先端インテリジェント機能を備えます。高水準の研究開発を通じ、日本はもちろん世界市場でのサムスングループの競争力を強化し続け、また地域の発展に貢献いたします。
■研究所の概要
・電子産業分野の基幹技術の確保、次世代製品における革新技術及び部品の先行開発を本業に、世界水準の先端研究所として活動することを中長期ビジョンとしています。
・研究所は敷地面積約7,200平方メートル、総床面積約19,000平方メートル、地上6階地下２階建てで先端インテリジェント機能を備えます。高水準の研究開発を通じ、日本はもちろん世界市場でのサムスングループの競争力を強化し続け、また地域の発展に貢献いたします。
・半導体材料の研究開発経験（3年～）
【歓迎要件】
・感光性材料の研究開発経験
・半導体後工程材料の研究開発経験
・顧客対応
神奈川県
700 万円 ~ 1,500 万円
※下記情報は大枠となります※
■求人内容
高機能化、高密度化、熱制御、低環境負荷等、現在の半導体が抱える課題を解決するため、あらゆる技術をIntegrationし、3D、2.xDをはじめとするAdvanced Package製品を生み出します。
次世代半導体パッケージに用いられる先端技術を日本のメーカーや大学などの研究機関と協業して、開発いたします。
■お取扱製品
半導体製品、半導体製造装置
Display製品、Display製造装置、Display材料
シュミレーション関連技術、材料開発
新規技術調査/探査/センシングなど
■研究所の概要
・電子産業分野の基幹技術の確保、次世代製品における革新技術及び部品の先行開発を本業に、世界水準の先端研究所として活動することを中長期ビジョンとしています。
・研究所は敷地面積約7,200平方メートル、総床面積約19,000平方メートル、地上6階地下２階建てで先端インテリジェント機能を備えます。高水準の研究開発を通じ、日本はもちろん世界市場でのサムスングループの競争力を強化し続け、また地域の発展に貢献いたします。
Positionにより異なる為、Position説明時にご案内させて頂きます。
神奈川県
700 万円 ~ 1,500 万円
外資系企業
先端パッケージ開発における封止材エンジニア
□必須要件
いずれかの材料開発経験
・モールドアンダーフィル
・封止材
・アンダーフィル
神奈川県
700 万円 ~ 1,500 万円
グローバル企業 研究開発職
研究開発
【業務概要】
・材料もしくは製造プロセスの研究開発業務
・新規プロセスの開発業務
・誘電体材料の開発や新規誘電体材料の開発業務
・セラミックス材料の合成や物性評価
・セラミックコンデンサの開発経験
・誘電体の知見を有する方（材料開発側でもデバイス側でも可）
・磁性体材・フェライトコア技術を有する方
【歓迎】
・管理職・リーダーなどのマネジメント経験者
大阪府
600 万円 ~ 1,300 万円
グローバル企業 開発職
下記詳細はテーマの一例でご経験、組織要望に基づき業務役割を担って頂きます。
【詳細】
・package試作
・Package Process Integration
・Substrate技術
・半導体Package技術（微細パターン技術、IC Design、 半導体チップの積層技術、ウエハの接合技術）
・素材開発（封止、接合、はんだ材料）
・はんだ・接合材料、アンダーフィル材料
以下いづれか
・数値シミュレータに関わる研究開発の経験
・材料シュミレーションの経験（物性測定～モデリング~数値解析まで/半導体だと尚可）
・熱特性測定や放熱シュミレーションに関する研究開発経験
<歓迎条件＞
以下いづれか
・プログラミング経験(C, C++, Python他)
・熱応力シュミレーションの経験
・パッケージ信頼性評価技術に関する
・半導体の後工程のプロセス、装置、材料に関する基礎知識
・評価結果から改良指針を提案出来る方
・電子デバイスの知識⇒育成前提の為、若手の方でも問題なし
・アカデミア領域の方歓迎
大阪府
600 万円 ~ 1,300 万円
外資系企業
次世代半導体パッケージに用いられる先端技術を日本のメーカーや大学などの研究機関と協業して、開発いたします。
・フォトレジストまたは感光性絶縁材料の開発経験
・モールドアンダーフィルまたは封止材の開発経験
・バックグラインドテープまたはダイシングテープの開発経験
神奈川県
700 万円 ~ 1,500 万円
新光電気工業株式会社
使用CAD:Cadence社
活かせるご経験
・電気系CADを使用し、基板あるいは半導体デバイスのレイアウト設計
・機械系CADを使用し、設計およびVisual Basic/CADスクリプト等のプログラム知識をお持ちの方
以下、何れかの経験をお持ちの方
・電気系CADを使用し、基板あるいは半導体デバイスのレイアウト設計
・機械系CADを使用し、設計およびVisual Basic/CADスクリプト等のプログラム知識をお持ちの方
【歓迎要件】
Cadence社のCAD使用経験をお持ちの方
長野県
450 万円 ~ 800 万円
半導体関連企業
・機械系の知識（材料、強度、寸法、図面等）を有する方
・協調性があり、主体的に行動していける方
●必須ではないがあれば尚可の要件
・物流関係の知識のある方
・英語を使った業務が可能な方（英語を使った実務経験がある方が望ましい）
神奈川県
555 万円 ~ 1,050 万円
半導体関連企業
・IDM、ファブレス半導体メーカ、半導体装置メーカ、半導体材料メーカ(含む基板)で実装技術に関する業務経験を有すること(3年以上)
・アセンブリ工程、装置、材料の知識を有していること
・受け身ではなく、積極的にチャレンジし、成長しようとする意思をお持ちの人材
●必須ではないがあれば尚可の要件
・OSATや半導体メーカ(ファブレス含む)で以下の製品立ち上げ経験を持つこと
・FCBGA, FCCSP製品
・応力シミュレーション技術、熱シミュレーション技術を活用したパッケージ開発経験を有していること
・各種解析装置を用いた解析経験を有していること
・中国語・韓国語を用いた顧客やOSATとの商品・要素技術開発経験を有していること
神奈川県
540 万円 ~ 980 万円
半導体関連会社
・半導体業界でのプロダクトエンジニア（プロセスエンジニア、プロセスインテグレーション）の経験者 (システムLSIの経験が望ましい)
・NVM（不揮発性メモリ）解析・評価経験者
・語学力：英語(ビジネス会話能力)、中国語(可能なら)を有する方
●求める人物像
・即戦力となる人物
・明朗、積極性があり、コミュニケーション・交渉能力(特に海外の製造委託先と)を有する方。
愛知県
550 万円 ~ 1,000 万円
Kingsemi Japan株式会社
１・塗布現像装置開発のPLC（製品ライフサイクル）プロセスに従い、フロントエンドトラック装置製品の研究開発プロジェクトの全体計画を主導し、事前調査、実現可能性検証を含む研究開発プロジェクトの重要なノードを具体的に計画します。研究開発の実施および製品リリースなど。
２・塗布現像装置研究開発エンジニアのチームを率い、会社の装置製品開発プロジェクトに取り組み、装置システムの全体的な設計と各機能モジュールの仕様を主導し、プロセス技術要件を特定の機械設計指標に分解し、詳細を確立します。タスクの目標を定め、時間通りに予算内で研究開発プロジェクトを完了するためにリソースを合理的に割り当てます。
３・装置の技術要件の策定を主導し、特定のモジュールとコンポーネントの設計を指導し、検証プロセス中のさまざまな指標のデータ収集、問題点の分析と改善を担当します。
４・製品BOMの作成と保守、設計文書の作成とアーカイブ、継続的改善プロジェクトのためのエンジニアリング変更の管理を含む、製品標準化作業の推進を担当します。
５・部門の業務の実施プロセスと結果を監督する責任を負い、またプロジェクトの円滑な実施を確保するために他のプロジェクト関連部門との総合的な調整を担当します。
６・チームのイノベーション能力を向上させ、機器関連の知的財産保護の戦略と実施に責任を負います。
1. 前工程塗布現像装置の研究開発および設計における15年以上の経験があり、およびアドバンスドパッケージ向けコーター・デベロッパー装置開発の動作原理と技術開発トレンドに対する深い理解している人材。
2. 強力な機械設計と完全な機械システム統合能力を備え、半導体装置の研究開発管理プロセスの長期実践経験がある人材。
3. 5 年以上の専門分野チーム管理の経験を持っている人材。
4. 専門的な分析と判断を通じて技術的問題を解決する能力、および書面または口頭形式で技術的結果を要約し、洗練し、提示する能力を持っている人材。
5. 実践的、協力的、革新的であり、高い責任感とプロ意識を持っている人材。
複数あり
3,700 万円 ~ 4,500 万円
韓国系半導体デバイスメーカー
・Analog Design engineer
・Digital Design engineer
・IP Development Design Engineer
・Interface Design
・アナログ回路設計
・デジタル回路設計
・IP開発
東京都
700 万円 ~ 2,000 万円
外資系フラッシュメモリメーカー
フラッシュメモリデバイスのテストプログラムの開発を担当して頂きます。
■具体的には
ウェハーのテストプログラム開発およびメンテナンスに携わって頂きます。現在、プログラム開発においては、主にSmart BISTテスタおよびATEテスタプラットフォームを使用してテスト開発・評価します。また、エンジニアはいくつかのテストインタフェースハードウェアを開発する必要があります。テストエンジニアは次のいくつかの分野で深く関わることになります。
量産サポート、研究開発のサポート、テストタイム削減、歩留まり改善、品質改善、テストドキュメンテーション作成、デザインマニュアルおよびデータシートの補完、複雑な問題のトラブルシューティング、さまざまなツール(オシロスコープ、ロジックアナライザー、データ分析ツールなど)を使ってのプロジェクトをリードし、国内・海外の他部署とのコミュニケーションをドライブしてプロジェクトを進めることになります。
■勤務地詳細
岩手県北上市
自動車通勤可能です。（ガソリン代/高速代支給）
■テストエンジニアリングでの経験
■半導体テスト開発のバックグラウンド
■トラブルシューティングとデバッグスキル
■ダイナミックな環境、スピードが求められる環境で結果を出すことができる
■自己動機、自己志向型、尚且つ、他のメンバーを尊重しながらチームとして働くことができる
■同じチーム内およびチーム外の両方で、チームメンバーおよびプロジェクトリーダーとして働く意欲がある
■マルチタスクおよび期限を守ることができる
■優れたコミュニケーションと対人関係のスキルを持っている
【歓迎】
■C、C++プログラミングスキル
■テストハードウェアの知識
■メモリテスト/デバイスの知識
■英語スキル
岩手県
500 万円 ~ 1,000 万円
非公開
■アナログ回路設計
CMOSアナログ回路のアーキテクチャ選定、回路設計、レイアウト設計を担当いただきます。
■デジタル回路設計
（主に通信系LSI、モジュール）のデジタル回路設計、及び検証を担当いただきます。
■組み込みソフト開発
IoT通信機器において、ドライバからアプリケーションまでのソフトウェア開発をご担当いただきます。
■アナログ回路
・Cadence Virtuosoを使用したCMOSアナログ回路設計業務経験
・レイアウト設計経験
■デジタル回路
・Verilog、System Verilogを使用したデジタル回路設計業務経験
・回路検証業務経験
■組み込みソフト
・組込みソフトウェア（C/C++)の開発経験（5年以上）
・RTOS上のアプリケーション設計開発経験
・OSSによる開発環境構築経験
・SW開発をする上で必要となる最低限のHW設計知識
【歓迎要件】
■アナログ回路
・高速（~20Mbps）逐次比較ADC設計経験
・MATLABツール使用経験
・Verilog作成経験
■デジタル回路
・CPUサブシステムを含む、SoC開発経験
・MATLABツール使用によるアルゴリズム開発経験
・RF無線技術（Wi-Fi等）の機能を有するLSI開発経験/RF回路設計経験
・英語力（日常会話レベル）
■組み込みソフト
・Pythonでの実務経験
・ネットワーク技術の知見
複数あり
700 万円 ~ 1,500 万円
外資系半導体メーカー
- SKILL言語を用いたCadence virutoso interfaceの開発とメンテナンス
● Parameterized Cells の作成とメンテナンス
● DRC/LVS検証のサポート業務
- DRC/LVS ランセットの開発およびメンテナンス
● 共同開発パートナ、自社他拠点とのインターフェイス
●ITチームと設計チーム間のインターフェイス
- システムの動作不具合が生じた場合のトラブルシューティングおよびヘルプ
■半導体業界のCAD開発業務において5年以上の経験を有する
■プログラミング・スクリプト作成の経験
■基礎的な英語力
【尚可】
■DRC/LVSルールの作成およびメンテナンスの経験
■以下のEDAツールの使用経験および知識を有する
- Cadence Virtuoso/Synopsys Customer Compiler/Siemens Calibre/Synopsys ICV
■半導体プロセス、デバイスの知識
■マネージメントの経験
神奈川県
600 万円 ~ 1,300 万円
外資系半導体メーカー
- アナログ回路およびデジタル回路のマニュアルによるレイアウト設計
- 機能回路ブロックおよび配線のフロアプラン設計
● CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築
● 共同開発パートナ、自社他拠点とのインターフェイス
■マニュアルによるLSIレイアウト設計
■基礎的な英語力
【尚可】
■回路設計の知識
■半導体プロセス、デバイスの知識
■Script作成の経験 (Python, Bash, TCL等)
複数あり
600 万円 ~ 1,000 万円
外資系半導体メーカー
This role is hybrid, based out of Tokyo, Japan.
We welcome candidates at various experience levels for this role. During the interview process, candidates will be assessed for the appropriate level, and offers will align with that level, which may differ from the one in this posting.
Responsibilities:
Verify Tenstorrent’s digital IP and SoC logic at chiplet integration level, using predominantly an UVM based verification methodology,
Build and improve components of verification infrastructure including model builds and simulation/regression runs,
Create verification components like testbenches, checkers and test generators,
Add assertions and coverages along associated methodologies,
Build verification test plans for subsystems, align them with project stakeholders, implement test suites, summarize the results and share feedback with project stakeholders
Publish and review verification metrics and drive convergence towards tape-out,
Work across boundaries with architects, software and design/emulation teams,
Guide and mentor junior engineers.
Bachelor, Master or PhD degree in electrical, computer engineering or computer science
At least 8 years industry experience in CPU or SoC verification
Experience with verification flows, scripting and automation
Good knowledge of logic design
Knowledge of Verilog//v2k/system Verilog
Strong problem solving skills
Excellent organizational and communication skills
Good English language skills (written and spoken)
Nice to Have
Knowledge of RISC-V, machine learning, die-to-die, memory controllers, PCIe, UCIe
Knowledge of low level drivers and firmware in C
Fluency in Japanese
Japanese work visa
東京都
1,000 万円 ~ 非公開
外資系半導体メーカー
This role is hybrid, based out of Tokyo, Japan.
We welcome candidates at various experience levels for this role. During the interview process, candidates will be assessed for the appropriate level, and offers will align with that level, which may differ from the one in this posting.
Responsibilities:
Work on front-end RTL integration of CPU cores, AI cores, interface IPs and high-speed I/Os
Write specifications, micro-architecture, create RTL implementation plan, implement the plan based on the micro-architecture specification
Work closely with verification, emulation and physical design teams to transform RTL to GDSII
Work on post-silicon validation activities
Contribute to design methodologies driving continuous improvement for front-end design
Bachelor, Master or PhD degree in electrical, computer engineering or computer science
At least 5 years industry experience in logic design
Knowledge of CPU architecture, SoC architecture
Experience with CPU/SoC RTL implementation with Verilog/SystemVerilog
Experience with high-speed I/O controllers & PHY integration, such as PCI-express, DDR, HBM or UCIe
Proficiency in RTL design and front-end tools and simulators (VCS/IUS), CDC/Lint checkers
Proficiency in physical design tools like synthesis (DC), static timing checks (STA), DFT
Good problem solving skills, organizational and communication skills
Good English language skills (written and spoken)
Nice to Have:
Experience / Knowledge of RISC-V Architecture
Exposure to chiplet integration
Understanding of emulation flows
Fluency in Japanese
Japanese work visa
東京都
1,000 万円 ~ 非公開
外資系半導体メーカー
This role is hybrid, based out of Tokyo, Japan.
We welcome candidates at various experience levels for this role. During the interview process, candidates will be assessed for the appropriate level, and offers will align with that level, which may differ from the one in this posting.
Responsibilities:
Help build a state-of-the-art hardware emulation ecosystem including,
Build flow for emulation models with optimum frequency and emulation footprint
Write emulation test-benches for single and multi chiplet models and transactors, monitors and harness components
Write test plans focusing on unique functional coverage, performance, power extraction and low level software development
Execute test plans, summarize the results and share feedback with project stakeholders
Develop synthetic components for custom transactors, monitors, checkers, etc…
Work across boundaries with architects, software and design/verification teams to define and improve the emulation platform
Bachelor, Master or PhD degree in electrical, computer engineering or computer science
At least 2 years experience in emulation/design
Experience with Synopsys Zebu
Understanding of logic design and mapping design to emulation hardware
Knowledge in Verilog/system Verilog
Knowledge of emulation tools, flows, scripting and automation
Good problem solving skills, organizational and communication skills
Good English language skills (written and spoken)
Nice to Have:
Experience with Cadence Palladium
Knowledge of C, C++ or SystemC
Knowledge of RISC-V, CPU microarchitecture, machine learning, die-to-die, memory controllers, PCIe, UCIe
Understanding of verification
Fluency in Japanese
Japanese work visa
東京都
1,000 万円 ~ 非公開
外資系半導体メーカー
This role is based out of Tokyo, Japan.
We welcome candidates at various experience levels for this role. During the interview process, candidates will be assessed for the appropriate level, and offers will align with that level, which may differ from the one in this posting.
Responsibilities:
Synthesis and Place and Route using industry standard tools for high speed CPU core design
Plan out resources, schedule, project PPA
Develop strategies to deliver reproducible design convergence results
Help to create and refine synthesis and PNR flow for the project team
Perform all aspects of design flow from logic synthesis, place and route, FEV, power, timing, quality checks and design closure
Develop and recommend better design methodologies to enable better timing convergence
Plan out resources, schedule, project PPA
Guide and mentor junior engineers
PV convergence (including static timing and power analysis)
Chip physical design verification including formal equivalence, timing, electrical rules, DRC/LVS, Noise and electro-migration checks
Scripting in an interpreted language, minimum TCL in addition to at least one other
Bachelor, Master or PhD degree in electrical, computer engineering or computer science
At least 10 years of relevant industry experience
Experience with integrated circuit design tools (e.g. Synopsys/Cadence), including logic synthesis, place and route, static timing analysis and design closure
Experience with PV convergence, including static timing and power analysis
Experience with chip physical design verification, including formal equivalence, timing, electrical rules, DRC/LVS, noise and electro-mitigation checks
Hands-on experience with synthesis, block and chip level implementation with industry standard PnR flows and tools
Strong experience in SoC/ASIC/GPU/CPU design flows on taped out designs
Expertise in timing closure and block/chip levels and ECO flows
Experience with scripting in an interpreted language (Python, TCL)
Willingness to work with others in a highly complex decision space
Skills at developing an implementation plan, monitoring key indicators and communicating resource needs, as well as scoping risk to deliver value on schedule
Excellent verbal and written communication in English, and collaboration skills
Nice to have
Fluency in Japanese.
Japanese work visa.
東京都
1,000 万円 ~ 非公開
エイブリック株式会社
・新規パッケージのパッケージ設計、リードフレーム設計
・社内の製造部門や社外の材料メーカー、金型メーカーとの折衝し、パッケージ設計の最適化。
【本ポジションの魅力】
私たちは自社内で回路設計から製造までを行うことができる、垂直統合型のアナログ半導体メーカーです。市場の多様な潜
在ニーズを的確にとらえ、革新的な製品を創出。さまざまなお客様の多様なご要望に、きめ細かく総合的に対応できることが
私たちの強みです。要素開発から回路設計・テスト・パッケージ開発まで、幅広い業務に携わる機会があります。役職に関係
なく、若手でも自分の意見やアイデアを提案できるフラットな環境があります。
・機械製図の知識（必須）
・3D-CADによる装置部品や治工具の設計経験（必須）
・金型（プレス金型、モールド金型など）の設計経験（必須）
【歓迎要件】
・半導体_後工程の基礎知識
・金属材料（銅合金、鋼材）に関する基礎知識
・VBAプログラミング技術
複数あり
700 万円 ~ 900 万円
-
職種から求人を探す
-
業種から求人を探す
-
勤務地から求人を探す
-
年収から求人を探す
転職支援サービスお申し込み