弱電回路設計／半導体の求人・転職情報
134件中の1〜50件を表示
外資系半導体メーカー
仕事内容
■最先端の車載向け半導体開発において、アナログ回路設計をご担当いただきます。安全性・信頼性が求められるオートモーティブ領域において、回路設計から検証、レイアウトまで一貫して関わることで、高度な技術力と市場価値を磨くことが可能なポジションです。
•トランジスタレベルでのアナログ回路設計
•SPICE等のシミュレータを用いた回路検証および最適化
•Postレイアウト検証 および最適化
•シリコンチップの特性評価 およびバグ解析
•開発対象回路
ADC / DAC, PLL, LDO / BGR, DC-DCコンバータ など
※設計～評価まで一貫して関わることで、製品の品質・性能をダイレクトに実感できる環境です。
•トランジスタレベルでのアナログ回路設計
•SPICE等のシミュレータを用いた回路検証および最適化
•Postレイアウト検証 および最適化
•シリコンチップの特性評価 およびバグ解析
•開発対象回路
ADC / DAC, PLL, LDO / BGR, DC-DCコンバータ など
※設計～評価まで一貫して関わることで、製品の品質・性能をダイレクトに実感できる環境です。
求める経験 / スキル
【必須】
・アナログ回路設計の実務経験5年以上
（アナログ回路のレイアウト経験、シリコンチップの特性評価、シリコンバグ解析/改善の経験）
・英語力(日常会話レベル以上）
・日本語ビジネス
・アナログ回路設計の実務経験5年以上
（アナログ回路のレイアウト経験、シリコンチップの特性評価、シリコンバグ解析/改善の経験）
・英語力(日常会話レベル以上）
・日本語ビジネス
勤務地
愛知県
想定年収
750 万円 ~ 1,100 万円
外資系半導体メーカー
仕事内容
■最先端の車載向け半導体開発において、アナログ回路設計をご担当いただきます。
安全性・信頼性が求められるオートモーティブ領域において、回路設計から検証、レイアウトまで一貫して関わることで、高度な技術力と市場価値を磨くことが可能なポジションです。
・トランジスタレベルでのアナログ回路設計
・SPICE等のシミュレータを用いた回路検証および最適化
・Postレイアウト検証 および最適化
・シリコンチップの特性評価 およびバグ解析
・開発対象回路
ADC / DAC, PLL, LDO / BGR, DC-DCコンバータ など
※設計～評価まで一貫して関わることで、製品の品質・性能をダイレクトに実感できる環境です。
安全性・信頼性が求められるオートモーティブ領域において、回路設計から検証、レイアウトまで一貫して関わることで、高度な技術力と市場価値を磨くことが可能なポジションです。
・トランジスタレベルでのアナログ回路設計
・SPICE等のシミュレータを用いた回路検証および最適化
・Postレイアウト検証 および最適化
・シリコンチップの特性評価 およびバグ解析
・開発対象回路
ADC / DAC, PLL, LDO / BGR, DC-DCコンバータ など
※設計～評価まで一貫して関わることで、製品の品質・性能をダイレクトに実感できる環境です。
求める経験 / スキル
【必須】
・アナログ回路設計の実務経験（1～4年）
（アナログ回路のレイアウト経験、シリコンチップの特性評価、シリコンバグ解析/改善の経験）
・英語力(日常会話レベル以上）
・日本語ビジネス
・アナログ回路設計の実務経験（1～4年）
（アナログ回路のレイアウト経験、シリコンチップの特性評価、シリコンバグ解析/改善の経験）
・英語力(日常会話レベル以上）
・日本語ビジネス
勤務地
愛知県
想定年収
550 万円 ~ 760 万円
仕事内容
■オンラインサポート/フィールドサポート
・取扱いの海外メーカー製衛星通信機器（衛星モデム、アンテナ、アンプ等、データ処理装置）に関する営業活動上の技術支援、納品後の不具合対応やフィールドサポートを含む技術サポート全般に従事頂きます。
・上記業務に付随する海外メーカーと顧客間の各種コミュニケーション（仕様確認や不具合発生時の技術的な内容も含む）
■営業サポート
顧客から引き合いが出た案件で、営業活動に対して技術的サポートをお任せすることがございます
※今後の衛星通信の用途拡大により、新規ビジネス・商材の見極めや技術習得も行って頂きたいと考えています。現在、技術担当者（1名）がおり、衛星アンテナ・衛星モデムの操作・計測・フィールドサポート、電波法関連を主体とした専門スキルを持っておりますので、入社後のフォロー体制も整っております
・取扱いの海外メーカー製衛星通信機器（衛星モデム、アンテナ、アンプ等、データ処理装置）に関する営業活動上の技術支援、納品後の不具合対応やフィールドサポートを含む技術サポート全般に従事頂きます。
・上記業務に付随する海外メーカーと顧客間の各種コミュニケーション（仕様確認や不具合発生時の技術的な内容も含む）
■営業サポート
顧客から引き合いが出た案件で、営業活動に対して技術的サポートをお任せすることがございます
※今後の衛星通信の用途拡大により、新規ビジネス・商材の見極めや技術習得も行って頂きたいと考えています。現在、技術担当者（1名）がおり、衛星アンテナ・衛星モデムの操作・計測・フィールドサポート、電波法関連を主体とした専門スキルを持っておりますので、入社後のフォロー体制も整っております
求める経験 / スキル
【必須要件】
・ 通信機器/サービスの知識を有する方
・ 英文メールにて基本的なコミュニケーションが出来る方
・ 国内/海外出張に抵抗がない方
【歓迎要件】
・ アナライザーの取り扱いがある方
・ 衛星通信機器の取り扱いがある方
・ ネットワーク知識がある方
・ 通信機器/サービスの知識を有する方
・ 英文メールにて基本的なコミュニケーションが出来る方
・ 国内/海外出張に抵抗がない方
【歓迎要件】
・ アナライザーの取り扱いがある方
・ 衛星通信機器の取り扱いがある方
・ ネットワーク知識がある方
従業員数
100名
勤務地
東京都
想定年収
650 万円 ~ 900 万円
従業員数
100名
株式会社アドバンテスト
仕事内容
■ポジション概要/役割：
ナノテク製品である CD-SEM（電子顕微鏡）に搭載される電子ビーム制御回路の開発を担うポジションです。
設計・試作評価から製品化までを一貫して担当し、装置性能の中核を成す回路開発を技術面から牽引していただきます。
■業務内容：
・半導体検査装置（CD-SEM）における電気回路（プリント基板）の開発・設計・評価
・アナログ回路およびデジタル回路（FPGA含む）の混在基板の設計検討
・以下の専門業務を段階的に担当
性能・機能仕様の策定
部品選定、回路ブロック図および回路図の作成
配置・配線仕様の検討（CAD設計は別部署が担当）
回路評価および検証
ナノテク製品である CD-SEM（電子顕微鏡）に搭載される電子ビーム制御回路の開発を担うポジションです。
設計・試作評価から製品化までを一貫して担当し、装置性能の中核を成す回路開発を技術面から牽引していただきます。
■業務内容：
・半導体検査装置（CD-SEM）における電気回路（プリント基板）の開発・設計・評価
・アナログ回路およびデジタル回路（FPGA含む）の混在基板の設計検討
・以下の専門業務を段階的に担当
性能・機能仕様の策定
部品選定、回路ブロック図および回路図の作成
配置・配線仕様の検討（CAD設計は別部署が担当）
回路評価および検証
求める経験 / スキル
■必須条件：
・産業機器分野における電子回路設計の実務経験
（目安：10年以上、特にアナログ回路設計・評価の経験を重視）
・オペアンプ、A/D・D/A変換器などのアナログICを用いた回路設計・評価経験
・回路図および部品特性から、回路性能を予測・検討し、実機評価によって検証できる
・各種測定機器（デジタルマルチメータ、オシロスコープ、LCRメータ等）の使用経験
・評価データの整理・解析ができるレベルのExcelスキル
■歓迎条件：
・C言語による評価用ツールの作成・改修経験
・FPGA設計経験（VHDL／Verilogいずれか）
・SPICE等を用いたアナログ回路シミュレーション経験
・技術内容を論理的に整理し、周囲と共有できるコミュニケーション力
・英語による技術資料の読解力（目安：TOEIC 450点以上）
・産業機器分野における電子回路設計の実務経験
（目安：10年以上、特にアナログ回路設計・評価の経験を重視）
・オペアンプ、A/D・D/A変換器などのアナログICを用いた回路設計・評価経験
・回路図および部品特性から、回路性能を予測・検討し、実機評価によって検証できる
・各種測定機器（デジタルマルチメータ、オシロスコープ、LCRメータ等）の使用経験
・評価データの整理・解析ができるレベルのExcelスキル
■歓迎条件：
・C言語による評価用ツールの作成・改修経験
・FPGA設計経験（VHDL／Verilogいずれか）
・SPICE等を用いたアナログ回路シミュレーション経験
・技術内容を論理的に整理し、周囲と共有できるコミュニケーション力
・英語による技術資料の読解力（目安：TOEIC 450点以上）
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
埼玉県
想定年収
550 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
株式会社アドバンテスト
仕事内容
※半導体検査装置業界No1 企業にて、電気設計エンジニアを募集しています。
※以下ポジション以外にも電気設計のご経験を活かせるポジションが複数ございます。
※事業拡大に伴い、異業界出身者も多数活躍しておりますので、まずは一度ご説明の機会をいただけますと幸いです。
■ポジション概要/役割
メモリテスタ用のデバイス・インターフェースとして、高周波デジタル信号および電力を高忠実度で伝送するユニットの新製品開発に従事していただきます。
■業務内容
新製品開発のプロジェクトマネジメント、および、信号伝送ユニットの電気性能実現に関する技術開発。
・製品の実現性検討から性能評価までの開発プロセスの実行および管理。
・電磁界シミュレータを使用したPCB、ケーブル、コネクタを統合した伝送線路およびそのアーキテクチャに関する開発業務
・製品ユニットとしての伝送線路に関する設計業務
（部品選定、伝送特性計算など）
・伝送線路性能の実験評価業務（実験計画法による評価、伝送特性測定）
・上記に関する付帯業務
出張：国内外出張あり 4回/年程度
海外出張は韓国、台湾、中国、ドイツなど
※その他アドバンテスト社の募集職種
①DH事業本部 インターコネクト技術開発課 電気設計エンジニア
②テクノロジー開発本部 半導体テスタの伝送回路(高速デジタル伝送、アナログ伝送)の開発エンジニア
③DH事業本部 DM技術部 DMインターフェース技術課 コネクタの機構開発担当
④DH事業本部 DM冷却技術課 光コネクタ接続ユニット 機構開発担当
※以下ポジション以外にも電気設計のご経験を活かせるポジションが複数ございます。
※事業拡大に伴い、異業界出身者も多数活躍しておりますので、まずは一度ご説明の機会をいただけますと幸いです。
■ポジション概要/役割
メモリテスタ用のデバイス・インターフェースとして、高周波デジタル信号および電力を高忠実度で伝送するユニットの新製品開発に従事していただきます。
■業務内容
新製品開発のプロジェクトマネジメント、および、信号伝送ユニットの電気性能実現に関する技術開発。
・製品の実現性検討から性能評価までの開発プロセスの実行および管理。
・電磁界シミュレータを使用したPCB、ケーブル、コネクタを統合した伝送線路およびそのアーキテクチャに関する開発業務
・製品ユニットとしての伝送線路に関する設計業務
（部品選定、伝送特性計算など）
・伝送線路性能の実験評価業務（実験計画法による評価、伝送特性測定）
・上記に関する付帯業務
出張：国内外出張あり 4回/年程度
海外出張は韓国、台湾、中国、ドイツなど
※その他アドバンテスト社の募集職種
①DH事業本部 インターコネクト技術開発課 電気設計エンジニア
②テクノロジー開発本部 半導体テスタの伝送回路(高速デジタル伝送、アナログ伝送)の開発エンジニア
③DH事業本部 DM技術部 DMインターフェース技術課 コネクタの機構開発担当
④DH事業本部 DM冷却技術課 光コネクタ接続ユニット 機構開発担当
求める経験 / スキル
※以下全ての経験を満たす必要はございません。
※電気回路設計のご経験者を幅広く募集しています。
■必須条件：
・電磁気学の基本を理解していること
・基板の伝送線路設計の基本を理解していること
・EXCEL/WORDを使用して業務レポート
（簡単な表計算、グラフの作成）を作成可能なこと
■歓迎条件：
・プロジェクトマネジメントの基礎知識
・高周波ディジタル信号伝送に関する知識
・電磁界シミュレータの操作経験があること
・ネットワークアナライザの操作が可能なこと
・英語スキル：TOEIC600点以上
※電気回路設計のご経験者を幅広く募集しています。
■必須条件：
・電磁気学の基本を理解していること
・基板の伝送線路設計の基本を理解していること
・EXCEL/WORDを使用して業務レポート
（簡単な表計算、グラフの作成）を作成可能なこと
■歓迎条件：
・プロジェクトマネジメントの基礎知識
・高周波ディジタル信号伝送に関する知識
・電磁界シミュレータの操作経験があること
・ネットワークアナライザの操作が可能なこと
・英語スキル：TOEIC600点以上
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
550 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
株式会社アドバンテスト
仕事内容
■業務概要：
高密度、高速コネクタの構造検討、伝送線路設計及び解析シミュレーションを行って頂きます。
■業務内容：
高密度、高速コネクタの伝送線路設計及び解析シミュレーション
・電磁界シミュレータを使用した接触端子の開発業務
・高密度、高精度コネクタの伝送線路設計業務
（部品選定、伝送特性計算など）
・コネクタ構造の解析業務（電磁界分布計算、形状最適化検討など）
・コネクタの実験評価業務（実験計画法による評価、伝送特性測定）
・コネクタベンダとの仕様のやりとり
変更の範囲：会社の定める業務
■当ポジションのやりがい
・世界で最も価値のある接続コンポーネント(エレメカ)技術開発チームを目指しています。
・チームで議論し、他者の物事の見方、価値観、考え方を取り入れることを大切にしています。
・新しいことへのチャレンジを積極的に推進できる環境作り(教育、支援)を大切にしています。
■働き方：
・想定残業は月30h程度です。
・フレックス／在宅勤務を実施中。
・出張：国内外出張あり 2回程度/年
高密度、高速コネクタの構造検討、伝送線路設計及び解析シミュレーションを行って頂きます。
■業務内容：
高密度、高速コネクタの伝送線路設計及び解析シミュレーション
・電磁界シミュレータを使用した接触端子の開発業務
・高密度、高精度コネクタの伝送線路設計業務
（部品選定、伝送特性計算など）
・コネクタ構造の解析業務（電磁界分布計算、形状最適化検討など）
・コネクタの実験評価業務（実験計画法による評価、伝送特性測定）
・コネクタベンダとの仕様のやりとり
変更の範囲：会社の定める業務
■当ポジションのやりがい
・世界で最も価値のある接続コンポーネント(エレメカ)技術開発チームを目指しています。
・チームで議論し、他者の物事の見方、価値観、考え方を取り入れることを大切にしています。
・新しいことへのチャレンジを積極的に推進できる環境作り(教育、支援)を大切にしています。
■働き方：
・想定残業は月30h程度です。
・フレックス／在宅勤務を実施中。
・出張：国内外出張あり 2回程度/年
求める経験 / スキル
■必須条件
・電磁気学の基本を理解していること
・基板の伝送線路設計の基本を理解していること
・EXCEL/WORDを使用して業務レポート
（簡単な表計算、グラフの作成）を作成可能なこと
■歓迎条件
・コネクタ設計技術や製造工法に精通していること
・電磁界シミュレータの操作経験があること
・ネットワークアナライザの操作が一人で可能なこと
・機械図面が読解可能なこと
・英語スキル：TOEIC600点以上
・電磁気学の基本を理解していること
・基板の伝送線路設計の基本を理解していること
・EXCEL/WORDを使用して業務レポート
（簡単な表計算、グラフの作成）を作成可能なこと
■歓迎条件
・コネクタ設計技術や製造工法に精通していること
・電磁界シミュレータの操作経験があること
・ネットワークアナライザの操作が一人で可能なこと
・機械図面が読解可能なこと
・英語スキル：TOEIC600点以上
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
550 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
株式会社アドバンテスト
仕事内容
同社のテクノロジー開発本部に所属いただき、下記の業務を行っていただきます。
■ポジション概要/役割：
半導体テスタ用試験モジュールの開発（回路設計[アナログもしくはデジタル]、評価）をご担当いただきます。
■業務内容：
本ポジションはオープンポジションです。候補者様のご希望や適性を鑑みて、下記の開発を担当する部署に配属となる可能性がございます。
(1)デジタルピン試験モジュールの開発部署
・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に試験モジュール仕様を決定、回路設計、評価、技術サポートを担当します。
・回路設計、評価は、ベテラン、中堅社員、若手など3から5名のグループを組んで対応します。
・開発案件は、新規開発やマイナーチェンジ開発など、複数同時に進行しています。まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことを期待します。
(2)直流試験モジュールの開発部署
・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に試験モジュール仕様を決定、回路設計、評価、技術サポートを担当します。
・回路設計、評価は、ベテラン、中堅社員、若手など3から5名のグループを組んで対応します。
・開発案件は、新規開発や仕向けのマイナーチェンジ開発など、複数同時に進行しています。まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことを期待します。
・新規開発と仕向けのマイナーチェンジ開発2つの割合はほぼ同等です。マイナーチェンジ開発は半年～1年程度、新規開発は2～3年程度のスパンになります。
■ポジション概要/役割：
半導体テスタ用試験モジュールの開発（回路設計[アナログもしくはデジタル]、評価）をご担当いただきます。
■業務内容：
本ポジションはオープンポジションです。候補者様のご希望や適性を鑑みて、下記の開発を担当する部署に配属となる可能性がございます。
(1)デジタルピン試験モジュールの開発部署
・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に試験モジュール仕様を決定、回路設計、評価、技術サポートを担当します。
・回路設計、評価は、ベテラン、中堅社員、若手など3から5名のグループを組んで対応します。
・開発案件は、新規開発やマイナーチェンジ開発など、複数同時に進行しています。まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことを期待します。
(2)直流試験モジュールの開発部署
・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に試験モジュール仕様を決定、回路設計、評価、技術サポートを担当します。
・回路設計、評価は、ベテラン、中堅社員、若手など3から5名のグループを組んで対応します。
・開発案件は、新規開発や仕向けのマイナーチェンジ開発など、複数同時に進行しています。まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことを期待します。
・新規開発と仕向けのマイナーチェンジ開発2つの割合はほぼ同等です。マイナーチェンジ開発は半年～1年程度、新規開発は2～3年程度のスパンになります。
求める経験 / スキル
■必須条件：
・回路設計の経験をお持ちの方(アナログまたはデジタル）
・オシロスコープやデジタルマルチメータなど計測器操作の経験をお持ちの方
■歓迎条件：
(1)デジタルピン試験モジュールの開発部署
・高速伝送路設計（パターン設計、Simulation解析）の経験をお持ちの方
・電磁界シミュレーションの経験をお持ちの方
・デジタル回路（Logic回路）、電源回路の設計経験をお持ちの方
・未来志向のある方，行動力のある方，粘りのある方大歓迎
(2)直流試験モジュールの開発部署
・プリント基板設計経験をお持ちの方
・多段増幅回路、負帰還回路、電源回路の設計経験者（5年以上）
・英語コミュニケーション(TOEIC 600点程度)
・回路設計の経験をお持ちの方(アナログまたはデジタル）
・オシロスコープやデジタルマルチメータなど計測器操作の経験をお持ちの方
■歓迎条件：
(1)デジタルピン試験モジュールの開発部署
・高速伝送路設計（パターン設計、Simulation解析）の経験をお持ちの方
・電磁界シミュレーションの経験をお持ちの方
・デジタル回路（Logic回路）、電源回路の設計経験をお持ちの方
・未来志向のある方，行動力のある方，粘りのある方大歓迎
(2)直流試験モジュールの開発部署
・プリント基板設計経験をお持ちの方
・多段増幅回路、負帰還回路、電源回路の設計経験者（5年以上）
・英語コミュニケーション(TOEIC 600点程度)
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
480 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
株式会社アドバンテスト
仕事内容
■ポジション概要/役割
伝送回路(プリント基板、部品パッケージ、コネクタ、シグナルインテグリティなど)の開発に携わっていただきます。
■業務内容
候補者様の適性に合わせ、下記いずれかの部署に配属予定です。
A部署：
・次世代テスト環境に向けた新試験技術・先行要素回路の開発（高密度集積化、実装を含む）
・次世代高速インターフェイス対応の試験手法／テスト環境制御に関わる要素技術開発
・高速伝送に関わる要素回路・フロントエンド回路/ASIC /パッケージ等の開発と評価（評価ボードでの波形・特性確認、改善）
B部署：
・半導体テスタの伝送回路のSI(シグナルインテグリティ)に関する技術開発
・伝送回路の仕様検討から電磁界シミュレータを使用した検証、性能評価
・まずはベテランのOJTを受けながらシュミレータや実機評価で経験をつみ、徐々に設計のレベルを上げて取り組んでいただきます。将来的に伝送回路のSI設計を牽引いただくことを期待しています。
■同ポジションのやりがい
・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。
・若手からベテランまでバランスよく構成されており、フォロー体制が整っています。
■働き方
・想定残業は月30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
伝送回路(プリント基板、部品パッケージ、コネクタ、シグナルインテグリティなど)の開発に携わっていただきます。
■業務内容
候補者様の適性に合わせ、下記いずれかの部署に配属予定です。
A部署：
・次世代テスト環境に向けた新試験技術・先行要素回路の開発（高密度集積化、実装を含む）
・次世代高速インターフェイス対応の試験手法／テスト環境制御に関わる要素技術開発
・高速伝送に関わる要素回路・フロントエンド回路/ASIC /パッケージ等の開発と評価（評価ボードでの波形・特性確認、改善）
B部署：
・半導体テスタの伝送回路のSI(シグナルインテグリティ)に関する技術開発
・伝送回路の仕様検討から電磁界シミュレータを使用した検証、性能評価
・まずはベテランのOJTを受けながらシュミレータや実機評価で経験をつみ、徐々に設計のレベルを上げて取り組んでいただきます。将来的に伝送回路のSI設計を牽引いただくことを期待しています。
■同ポジションのやりがい
・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。
・若手からベテランまでバランスよく構成されており、フォロー体制が整っています。
■働き方
・想定残業は月30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
求める経験 / スキル
■必須条件：
・高速デジタル伝送回路の設計経験をお持ちの方
・アナログ伝送回路の設計経験をお持ちの方
■歓迎条件：
・SI(シグナルインテグリティ)に関する設計・評価のご経験をお持ちの方
例：高速信号の評価（波形/伝送路特性）や高周波PCB設計・測定の経験をお持ちの方。
例：電磁界シュミレータの操作経験をお持ちの方
・オシロスコープやネットワークアナライザの操作経験をお持ちの方。
・校正（CAL）/信号品質補正、FPGA制御、計測器制御（自動化）いずれかの経験をお持ちの方。（A部署）
・電子部品のパッケージ開発のご経験をお持ちの方（A部署）
・高速デジタル伝送回路の設計経験をお持ちの方
・アナログ伝送回路の設計経験をお持ちの方
■歓迎条件：
・SI(シグナルインテグリティ)に関する設計・評価のご経験をお持ちの方
例：高速信号の評価（波形/伝送路特性）や高周波PCB設計・測定の経験をお持ちの方。
例：電磁界シュミレータの操作経験をお持ちの方
・オシロスコープやネットワークアナライザの操作経験をお持ちの方。
・校正（CAL）/信号品質補正、FPGA制御、計測器制御（自動化）いずれかの経験をお持ちの方。（A部署）
・電子部品のパッケージ開発のご経験をお持ちの方（A部署）
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
480 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
株式会社アドバンテスト
仕事内容
半導体テスタ用デジタルピン測定ボードを開発する部署で、回路設計・評価を担当していただきます。
業務内容：
・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に測定ボード仕様を決定、回路設計、評価、技術サポートを担当します。
・デジタルピン測定ボードの回路設計、評価は、ベテラン、中堅社員、若手など3から4名のグループを組んで対応します。
・開発案件は、新規開発や仕向けのマイナーチェンジ開発など、複数同時に進行しています。
まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことを期待します。
※遂行変更の範囲：会社の定める業務
当ポジションのやりがい
・仕様決定、回路設計、評価、技術サポートと製品開発の初期からリリースまで関与することができ、とてもやりがいがあります。
・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。
・若手からベテランまでバランスよく構成されており、フォロー体制が整っています。
・測定技術習得のため、外部セミナーや学会への出張が可能です。
・電源、機能試験(ASIC/FPGA/Memory)、ピンエレクトロニクス(ドアライバ・コンパーレータ)などの部品を用いた回路設計、高密度実装設計スキルを習得できます。
・実験、実機を使用する業務が多いため、テレワークは少なく、出社が基本となります。
業務内容：
・次期デバイスの機能試験や新規ユーザ要求に対応するため、事業部をはじめとする複数の技術関連部門と連携して、包括的に測定ボード仕様を決定、回路設計、評価、技術サポートを担当します。
・デジタルピン測定ボードの回路設計、評価は、ベテラン、中堅社員、若手など3から4名のグループを組んで対応します。
・開発案件は、新規開発や仕向けのマイナーチェンジ開発など、複数同時に進行しています。
まずはマイナーチェンジ開発の回路設計・評価から入り、徐々にリーダとして取り組んでいただきます。将来的には新規開発を牽引していただくことを期待します。
※遂行変更の範囲：会社の定める業務
当ポジションのやりがい
・仕様決定、回路設計、評価、技術サポートと製品開発の初期からリリースまで関与することができ、とてもやりがいがあります。
・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。
・若手からベテランまでバランスよく構成されており、フォロー体制が整っています。
・測定技術習得のため、外部セミナーや学会への出張が可能です。
・電源、機能試験(ASIC/FPGA/Memory)、ピンエレクトロニクス(ドアライバ・コンパーレータ)などの部品を用いた回路設計、高密度実装設計スキルを習得できます。
・実験、実機を使用する業務が多いため、テレワークは少なく、出社が基本となります。
求める経験 / スキル
必須条件：
・回路設計の経験をお持ちの方(デジタル/アナログ不問）
・オシロスコープなど計測器操作の経験をお持ちの方
歓迎条件：
・高速伝送回路、電源回路の設計経験をお持ちの方
・計測器の自動測定プログラムの作成の経験をお持ちの方
・電磁界シミュレーションの経験をお持ちの方
・回路設計の経験をお持ちの方(デジタル/アナログ不問）
・オシロスコープなど計測器操作の経験をお持ちの方
歓迎条件：
・高速伝送回路、電源回路の設計経験をお持ちの方
・計測器の自動測定プログラムの作成の経験をお持ちの方
・電磁界シミュレーションの経験をお持ちの方
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
480 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
外資系大手メモリメーカー
仕事内容
■応募者のご経験・ご希望に合わせて、以下よりフィットするポジションをご提案します。
【四日市】検査・計測エンジニア
【四日市】デバイスエンジニア
【四日市】不良解析エンジニア
【四日市】データサイエンティスト（イールドマネジメント）
【四日市】テストエンジニア
【四日市】QAQC（品質保証・品質管理）
【四日市】プロセスエンジニア
【四日市】プロダクトエンジニア
【四日市】インテグレーションエンジニア
【四日市】システムエンジニア
【北上】不良解析エンジニア
【北上】プロダクトエンジニア
【北上】インテグレーションエンジニア
【北上】テストエンジニア
【北上】プロセスエンジニア
【大船or藤沢】デバイスエンジニア
【藤沢】デザインエンジニア
■当社で半導体エンジニアとして働く魅力
・本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報を、いち早く入手し、開発に生かすことができます。最先端の技術を活用し、時代をリードする最先端の製品開発を行うことが可能です。
・比較的業務の幅、裁量が広く、技術の提案等を行うことができます。狭い範囲の決められた仕事をこなすのではないため、技術者としてのレベルアップを図りやすい環境が整っています。
【四日市】検査・計測エンジニア
【四日市】デバイスエンジニア
【四日市】不良解析エンジニア
【四日市】データサイエンティスト（イールドマネジメント）
【四日市】テストエンジニア
【四日市】QAQC（品質保証・品質管理）
【四日市】プロセスエンジニア
【四日市】プロダクトエンジニア
【四日市】インテグレーションエンジニア
【四日市】システムエンジニア
【北上】不良解析エンジニア
【北上】プロダクトエンジニア
【北上】インテグレーションエンジニア
【北上】テストエンジニア
【北上】プロセスエンジニア
【大船or藤沢】デバイスエンジニア
【藤沢】デザインエンジニア
■当社で半導体エンジニアとして働く魅力
・本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報を、いち早く入手し、開発に生かすことができます。最先端の技術を活用し、時代をリードする最先端の製品開発を行うことが可能です。
・比較的業務の幅、裁量が広く、技術の提案等を行うことができます。狭い範囲の決められた仕事をこなすのではないため、技術者としてのレベルアップを図りやすい環境が整っています。
求める経験 / スキル
【必須】
■下記のような理系バックグラウンドをお持ちの方
電気・電子系、化学・物質工学系、物理・応用物理系、数学、機械、情報
【歓迎】
■各職種に関する業務経験
■メモリに関する深い知識と経験
■下記のような理系バックグラウンドをお持ちの方
電気・電子系、化学・物質工学系、物理・応用物理系、数学、機械、情報
【歓迎】
■各職種に関する業務経験
■メモリに関する深い知識と経験
勤務地
複数あり
想定年収
500 万円 ~ 1,300 万円
仕事内容
ラピダスは最先端のデジタルチップ設計における革新的なリーディングカンパニーです。スタンダードセル開発と設計技術共同最適化（DTCO）に注力する、才能と経験を備えたデジタルチップ設計エンジニアを募集しています。
ライブラリ設計とプロセス技術の融合を推進し、次世代製品向けの高性能かつ低消費電力デジタルチップの実現に重要な役割を担っていただきます。グローバルな環境で最先端技術に携わり、同社の先進的な製品開発に積極的に貢献する機会を得られます。
Rapidus is a leading innovator in cutting-edge digital chip design. We are looking for a talented and experienced Digital Chip Design Engineer to join our team, focusing on Standard Cell Development and Design Technology Co-Optimization (DTCO).
In this role, you will be instrumental in enabling high-performance and low-power digital chips for our next-generation products, by driving the convergence of library design and process technology. You will have the opportunity to work with state-of-the-art technology in a global environment, actively contributing to our advanced product development.
主な職務内容：
- 先進技術ノード向け標準セルライブラリの設計、評価、最適化。
- DTCO（設計技術共同最適化）活動の計画と実行。回路設計とプロセス技術間の連携強化により、最適なPPA（電力、性能、面積）目標の達成を図る。
- カスタムレイアウト、特性評価、検証フローの開発および改善。
- 設計ルール、プロセスばらつき、信頼性要件を深く理解した設計を実施。
- 設計チーム、プロセス・デバイス開発チーム、EDAチームと緊密に連携。
- PPA目標達成に向けた新設計手法・ツールの評価および導入。
- IPベンダー、EDAベンダーとの技術協議および協業への参画。
- 設計データの文書化および管理。
Key Responsibilities:
- Design, evaluate, and optimize standard cell libraries for advanced technology nodes.
- Plan and execute DTCO (Design Technology Co-Optimization) activities, strengthening the collaboration between circuit design and process technology to achieve optimal PPA (Power, Performance, Area) targets.
- Develop and improve custom layout, characterization, and verification flows.
- Design with a keen understanding of design rules, process variations, and reliability requirements.
- Collaborate closely with design teams, process and device development teams, and EDA teams.
- Evaluate and introduce new design methodologies and tools to meet PPA goals.
- Engage in technical discussions and collaborations with IP vendors and EDA venders.
- Document and maintain design data.
ライブラリ設計とプロセス技術の融合を推進し、次世代製品向けの高性能かつ低消費電力デジタルチップの実現に重要な役割を担っていただきます。グローバルな環境で最先端技術に携わり、同社の先進的な製品開発に積極的に貢献する機会を得られます。
Rapidus is a leading innovator in cutting-edge digital chip design. We are looking for a talented and experienced Digital Chip Design Engineer to join our team, focusing on Standard Cell Development and Design Technology Co-Optimization (DTCO).
In this role, you will be instrumental in enabling high-performance and low-power digital chips for our next-generation products, by driving the convergence of library design and process technology. You will have the opportunity to work with state-of-the-art technology in a global environment, actively contributing to our advanced product development.
主な職務内容：
- 先進技術ノード向け標準セルライブラリの設計、評価、最適化。
- DTCO（設計技術共同最適化）活動の計画と実行。回路設計とプロセス技術間の連携強化により、最適なPPA（電力、性能、面積）目標の達成を図る。
- カスタムレイアウト、特性評価、検証フローの開発および改善。
- 設計ルール、プロセスばらつき、信頼性要件を深く理解した設計を実施。
- 設計チーム、プロセス・デバイス開発チーム、EDAチームと緊密に連携。
- PPA目標達成に向けた新設計手法・ツールの評価および導入。
- IPベンダー、EDAベンダーとの技術協議および協業への参画。
- 設計データの文書化および管理。
Key Responsibilities:
- Design, evaluate, and optimize standard cell libraries for advanced technology nodes.
- Plan and execute DTCO (Design Technology Co-Optimization) activities, strengthening the collaboration between circuit design and process technology to achieve optimal PPA (Power, Performance, Area) targets.
- Develop and improve custom layout, characterization, and verification flows.
- Design with a keen understanding of design rules, process variations, and reliability requirements.
- Collaborate closely with design teams, process and device development teams, and EDA teams.
- Evaluate and introduce new design methodologies and tools to meet PPA goals.
- Engage in technical discussions and collaborations with IP vendors and EDA venders.
- Document and maintain design data.
求める経験 / スキル
＜必須経験＞
・電気工学、電子工学、物理学、または関連分野の学士号以上。
・デジタルIC設計、特にカスタムセル、スタンダードセル、またはメモリ設計における5年以上の実務経験。
・先進CMOSプロセス技術（例：7nm、5nm、3nm）を用いた実績ある設計経験。
・スタンダードセルライブラリの特性評価および検証に関する深い知識と経験。
・PDK（プロセス設計キット）および設計ルールに関する強い理解。
・Cadence Virtuoso、Synopsys Custom Compiler、HSPICE、Spectre、PrimeTime、LiberateなどのEDAツールの習熟度。
・DTCO（設計技術特性評価）の概念を理解し、関連活動への貢献意欲が高いこと。
・自動化のためのスクリプト言語（例：Python、Perl、Tcl）の使用経験。
・英語でのコミュニケーション経験
＜歓迎要件＞
・DTCO活動における実務経験または顕著な貢献実績
・FinFETまたはGAAFET技術を用いた設計経験
・物理設計（フロアプランニング、配置配線）に関する知識
・信頼性問題（IR降下、EM、ESDなど）の理解
・設計最適化への機械学習またはAI適用経験
・チームマネジメントまたはプロジェクトリーダーシップ経験
求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。
・電気工学、電子工学、物理学、または関連分野の学士号以上。
・デジタルIC設計、特にカスタムセル、スタンダードセル、またはメモリ設計における5年以上の実務経験。
・先進CMOSプロセス技術（例：7nm、5nm、3nm）を用いた実績ある設計経験。
・スタンダードセルライブラリの特性評価および検証に関する深い知識と経験。
・PDK（プロセス設計キット）および設計ルールに関する強い理解。
・Cadence Virtuoso、Synopsys Custom Compiler、HSPICE、Spectre、PrimeTime、LiberateなどのEDAツールの習熟度。
・DTCO（設計技術特性評価）の概念を理解し、関連活動への貢献意欲が高いこと。
・自動化のためのスクリプト言語（例：Python、Perl、Tcl）の使用経験。
・英語でのコミュニケーション経験
＜歓迎要件＞
・DTCO活動における実務経験または顕著な貢献実績
・FinFETまたはGAAFET技術を用いた設計経験
・物理設計（フロアプランニング、配置配線）に関する知識
・信頼性問題（IR降下、EM、ESDなど）の理解
・設計最適化への機械学習またはAI適用経験
・チームマネジメントまたはプロジェクトリーダーシップ経験
求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。
従業員数
1,024名
勤務地
複数あり
想定年収
600 万円 ~ 1,200 万円
従業員数
1,024名
仕事内容
■職務内容
ラピダスは半導体イノベーションの最前線に立つリーディングファウンドリであり、次世代集積回路の実現を目指してテストラインの稼働が進んでおります。本ポジションでは、当社の先進プロセス技術の検証と特性評価に不可欠な最先端テストチップの物理設計およびPPA（電力、性能、面積）解析を担当いただきます。
プロセス開発と製品設計の橋渡し役として、同社の技術提供がグローバル顧客の厳しい要求を満たすことを保証する重要な役割をお任せします。このポジションでは、最新のプロセスノードと設計手法に携わるユニークな機会を得られ、半導体製造の未来に直接貢献できます。
Rapidus is a leading foundry at the forefront of semiconductor innovation, enabling the next generation of integrated circuits. We are seeking a highly skilled and experienced Test Chip Design Engineer to join our team. In this role, you will be responsible for the physical design and PPA (Power, Performance, Area) analysis of cutting-edge test chips, critical for validating and characterizing our advanced process technologies.
You will play a pivotal role in bridging the gap between process development and product design, ensuring our technology offerings meet the demanding requirements of our global customers. This position offers a unique opportunity to work with the latest process nodes and design methodologies, contributing directly to the future of semiconductor manufacturing.
■具体的な業務内容
テストチップ設計エンジニアとして、以下の業務を担当します：
・テストチップの物理設計およびPPA解析：
バックエンド（BE）実装および関連フロー開発：チップレベル計画・PG（電源/グランド）ネットワーク設計からフロアプラン、配置、CTS（クロックツリー合成）、配線、電力解析（PDNAサインオフ）、包括的な物理検証に至るバックエンド実装フロー全体を推進。
・設計手法とEDAツールユーティリティ開発：
バックエンド実装に特化した設計手法および関連EDAツールユーティリティの開発・強化。これには新プロセス技術に伴う課題解決策の創出や、顧客を効果的に支援するユーティリティの開発が含まれます。
・ 技術ベンチマーク：
新プロセス技術のPPA特性を徹底的に理解・評価するための詳細な技術ベンチマークを実施。
・プロセス開発チーム、回路設計チーム、EDAベンダーと緊密に連携し、堅牢な設計フローの定義と実装を行う。
・タイミング、消費電力、物理検証失敗を含む複雑な物理設計問題の分析とデバッグの実施。
・設計プロセスおよび方法論の継続的改善に貢献。
・設計仕様、方法論、結果を明確かつ簡潔に文書化。
Key Responsibilities
As a Test Chip Design Engineer, your responsibilities will include:
- Test Chip Physical Design and PPA Analysis:
- Backend (BE) Implementation and Related Flow Development: Drive the full backend implementation flow, from chip-level planning and PG (Power/Ground) network design to floorplan, place, CTS (Clock Tree Synthesis), route, power analysis (PDNA sign-off), and comprehensive physical verification.
- Design Methodology and EDA Tool Utility Development: Develop and enhance design methodologies and associated EDA tool utilities specifically for backend implementation. This includes creating solutions for challenges arising from new process technologies and developing utilities to support our customers effectively.
- Technology Benchmark: Conduct detailed technology benchmarking to thoroughly understand and evaluate the PPA characteristics of new process technologies.
- Collaborate closely with process development teams, circuit design teams, and EDA vendors to define and implement robust design flows.
- Analyze and debug complex physical design issues, including timing, power, and physical verification failures.
- Contribute to the continuous improvement of design processes and methodologies.
- Document design specifications, methodologies, and results clearly and concisely.
ラピダスは半導体イノベーションの最前線に立つリーディングファウンドリであり、次世代集積回路の実現を目指してテストラインの稼働が進んでおります。本ポジションでは、当社の先進プロセス技術の検証と特性評価に不可欠な最先端テストチップの物理設計およびPPA（電力、性能、面積）解析を担当いただきます。
プロセス開発と製品設計の橋渡し役として、同社の技術提供がグローバル顧客の厳しい要求を満たすことを保証する重要な役割をお任せします。このポジションでは、最新のプロセスノードと設計手法に携わるユニークな機会を得られ、半導体製造の未来に直接貢献できます。
Rapidus is a leading foundry at the forefront of semiconductor innovation, enabling the next generation of integrated circuits. We are seeking a highly skilled and experienced Test Chip Design Engineer to join our team. In this role, you will be responsible for the physical design and PPA (Power, Performance, Area) analysis of cutting-edge test chips, critical for validating and characterizing our advanced process technologies.
You will play a pivotal role in bridging the gap between process development and product design, ensuring our technology offerings meet the demanding requirements of our global customers. This position offers a unique opportunity to work with the latest process nodes and design methodologies, contributing directly to the future of semiconductor manufacturing.
■具体的な業務内容
テストチップ設計エンジニアとして、以下の業務を担当します：
・テストチップの物理設計およびPPA解析：
バックエンド（BE）実装および関連フロー開発：チップレベル計画・PG（電源/グランド）ネットワーク設計からフロアプラン、配置、CTS（クロックツリー合成）、配線、電力解析（PDNAサインオフ）、包括的な物理検証に至るバックエンド実装フロー全体を推進。
・設計手法とEDAツールユーティリティ開発：
バックエンド実装に特化した設計手法および関連EDAツールユーティリティの開発・強化。これには新プロセス技術に伴う課題解決策の創出や、顧客を効果的に支援するユーティリティの開発が含まれます。
・ 技術ベンチマーク：
新プロセス技術のPPA特性を徹底的に理解・評価するための詳細な技術ベンチマークを実施。
・プロセス開発チーム、回路設計チーム、EDAベンダーと緊密に連携し、堅牢な設計フローの定義と実装を行う。
・タイミング、消費電力、物理検証失敗を含む複雑な物理設計問題の分析とデバッグの実施。
・設計プロセスおよび方法論の継続的改善に貢献。
・設計仕様、方法論、結果を明確かつ簡潔に文書化。
Key Responsibilities
As a Test Chip Design Engineer, your responsibilities will include:
- Test Chip Physical Design and PPA Analysis:
- Backend (BE) Implementation and Related Flow Development: Drive the full backend implementation flow, from chip-level planning and PG (Power/Ground) network design to floorplan, place, CTS (Clock Tree Synthesis), route, power analysis (PDNA sign-off), and comprehensive physical verification.
- Design Methodology and EDA Tool Utility Development: Develop and enhance design methodologies and associated EDA tool utilities specifically for backend implementation. This includes creating solutions for challenges arising from new process technologies and developing utilities to support our customers effectively.
- Technology Benchmark: Conduct detailed technology benchmarking to thoroughly understand and evaluate the PPA characteristics of new process technologies.
- Collaborate closely with process development teams, circuit design teams, and EDA vendors to define and implement robust design flows.
- Analyze and debug complex physical design issues, including timing, power, and physical verification failures.
- Contribute to the continuous improvement of design processes and methodologies.
- Document design specifications, methodologies, and results clearly and concisely.
求める経験 / スキル
＜必須経験＞
・電気工学、電子工学、または関連分野の学士号以上。
・デジタルバックエンドIC設計における5年以上の実務経験（特に物理設計とサインオフに重点を置いた経験）。
・物理設計フロー全体（フロアプランニング、電源グリッド設計、配置、クロックツリー合成（CTS）、配線、物理検証（DRC/LVS/アンテナ））における確かな専門知識。
・電力解析（PDNAサインオフ）および静的タイミング解析（STA）に関する確かな経験。
・物理設計向け業界標準EDAツール（例：Cadence Innovus、Synopsys Fusion Compiler、PrimeTime、RedHawk、Calibre）の習熟度。
・設計自動化およびフロー開発のためのスクリプト言語（例：Tcl、Python、Perl）の使用経験。
・高度なCMOSプロセス技術と物理設計への影響に関する深い理解。
・優れた分析力と問題解決能力、細部への鋭い観察眼。
・ビジネスレベルの英語力（国際的なエンジニアとの技術的議論が可能）。
＜歓迎要件＞
・ファウンドリ環境におけるテストチップ設計またはIP開発の経験。
・先進プロセス技術（例：7nm、5nm、3nm）に関する知識。
・FinFETまたはGAAFETアーキテクチャに関する知識。
・カスタムレイアウト設計またはスタンダードセルライブラリ開発の経験。
・カスタム設計手法またはCADユーティリティの開発経験。
・物理設計の観点からの信頼性問題（例：EM、IRドロップ、ESD）の理解。
・プロジェクトリーダーシップまたはメンタリング経験。
求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。
・電気工学、電子工学、または関連分野の学士号以上。
・デジタルバックエンドIC設計における5年以上の実務経験（特に物理設計とサインオフに重点を置いた経験）。
・物理設計フロー全体（フロアプランニング、電源グリッド設計、配置、クロックツリー合成（CTS）、配線、物理検証（DRC/LVS/アンテナ））における確かな専門知識。
・電力解析（PDNAサインオフ）および静的タイミング解析（STA）に関する確かな経験。
・物理設計向け業界標準EDAツール（例：Cadence Innovus、Synopsys Fusion Compiler、PrimeTime、RedHawk、Calibre）の習熟度。
・設計自動化およびフロー開発のためのスクリプト言語（例：Tcl、Python、Perl）の使用経験。
・高度なCMOSプロセス技術と物理設計への影響に関する深い理解。
・優れた分析力と問題解決能力、細部への鋭い観察眼。
・ビジネスレベルの英語力（国際的なエンジニアとの技術的議論が可能）。
＜歓迎要件＞
・ファウンドリ環境におけるテストチップ設計またはIP開発の経験。
・先進プロセス技術（例：7nm、5nm、3nm）に関する知識。
・FinFETまたはGAAFETアーキテクチャに関する知識。
・カスタムレイアウト設計またはスタンダードセルライブラリ開発の経験。
・カスタム設計手法またはCADユーティリティの開発経験。
・物理設計の観点からの信頼性問題（例：EM、IRドロップ、ESD）の理解。
・プロジェクトリーダーシップまたはメンタリング経験。
求める人物像
・積極的で自発的、複雑な技術的課題の革新と解決に強い意欲を持つこと。
・協働性を高く持ち、異なる地域にまたがるクロスファンクショナルチームと効果的に連携できること。
・細部まで注意を払い、高品質で信頼性の高い設計の提供にコミットできること。
・新技術や手法への継続的な学習意欲と適応力を持つこと。
・複雑な技術概念を明確に説明できる優れたコミュニケーション能力を有すること。
従業員数
1,024名
勤務地
複数あり
想定年収
600 万円 ~ 1,200 万円
従業員数
1,024名
株式会社ニューフレアテクノロジー
仕事内容
【求人概要】
電子ビームマスク描画装置の中でもキーパーツである偏向アンプの仕様/評価方法検討、製品評価、製品安全対応業務を担当していただきます。
【業務内容】
DACAMPシステム(主/DF/副/成形/TD/SZ偏向アンプ、各電源ユニット、測定ツール(S/W))に関する以下業務をお任せします。
(1)仕様検討（業務比率：15％）
(2)評価方法検討、評価（業務比率：50％）
(3)仕様検討に向けた要素評価、試作（業務比率：10％）
(4)製品安全、EMC対応業務（業務比率：15％）
※回路設計、製品製造はメーカに委託しております。
【業務の流れ】
(1)新規製品シリーズ開発(開発期間:3~4年)
仕様検討/要素検討評価→設計評価会議→メーカへの開発委託→メーカ製造/評価→社内システム評価
(2)部品EOL開発(開発期間:2~3年)
仕様検討→設計評価会議→メーカへの開発委託→メーカ製造/評価→社内システム評価
【使用ツール】
・測定器(オシロスコープ、電流プローブ等)
・C/C++言語、Python
【キャリアステップ】
OJTを通じて業務に必要な知識・技能を習得いただき、入社後2～3年を目途に独り立ちしていただくことを期待しております。
【充実の研修・育成制度】
OJTによる実務フォローはもちろんのこと、社員一人一人に合わせた育成計画を作成しサポートいたします。
また、各種研修や部門内の勉強会なども積極的に行っており、1on1による業務支援（月1回、30分程度）もございます。
■組織構成：30名
・正社員：21名、派遣社員：９名
・年齢層(正社員のみ)：20代 5名 30代 5名 40代 5名 50代 5名 60代 1名
・業務役割について：ソフトウェア設計 9名、制御システム設計(デジタル) 6名、制御システム設計(アナログ) 5名、マネージャー 1名
【業務の魅力】
電子ビームマスク描画装置のビーム制御システムにおいて、偏向アンプはとても重要なキーパーツです。
偏向アンプには出力電圧の高分解能、高速セトリング、安定度が求められ、開発する上で難しさもありますがその分開発の達成感も非常に高いです。
開発する上でメーカーの協力は欠かせないため、コミュニケーションスキルも重要なファクターとなっています。
【組織の魅力】
電子ビームマスク描画装置の描画の心臓部であるハードウェアの設計開発に携わることによって、更なるスキルアップに繋がります。電子ビームマスク描画装置の計算機・機械・電気・光学等、幅広い分野の知識を必要とし、更なるスキルアップに繋がります。高速でデータ処理を行う必要があるため、最新の技術を利用したシステム開発に従事することができます。
電子ビームマスク描画装置の中でもキーパーツである偏向アンプの仕様/評価方法検討、製品評価、製品安全対応業務を担当していただきます。
【業務内容】
DACAMPシステム(主/DF/副/成形/TD/SZ偏向アンプ、各電源ユニット、測定ツール(S/W))に関する以下業務をお任せします。
(1)仕様検討（業務比率：15％）
(2)評価方法検討、評価（業務比率：50％）
(3)仕様検討に向けた要素評価、試作（業務比率：10％）
(4)製品安全、EMC対応業務（業務比率：15％）
※回路設計、製品製造はメーカに委託しております。
【業務の流れ】
(1)新規製品シリーズ開発(開発期間:3~4年)
仕様検討/要素検討評価→設計評価会議→メーカへの開発委託→メーカ製造/評価→社内システム評価
(2)部品EOL開発(開発期間:2~3年)
仕様検討→設計評価会議→メーカへの開発委託→メーカ製造/評価→社内システム評価
【使用ツール】
・測定器(オシロスコープ、電流プローブ等)
・C/C++言語、Python
【キャリアステップ】
OJTを通じて業務に必要な知識・技能を習得いただき、入社後2～3年を目途に独り立ちしていただくことを期待しております。
【充実の研修・育成制度】
OJTによる実務フォローはもちろんのこと、社員一人一人に合わせた育成計画を作成しサポートいたします。
また、各種研修や部門内の勉強会なども積極的に行っており、1on1による業務支援（月1回、30分程度）もございます。
■組織構成：30名
・正社員：21名、派遣社員：９名
・年齢層(正社員のみ)：20代 5名 30代 5名 40代 5名 50代 5名 60代 1名
・業務役割について：ソフトウェア設計 9名、制御システム設計(デジタル) 6名、制御システム設計(アナログ) 5名、マネージャー 1名
【業務の魅力】
電子ビームマスク描画装置のビーム制御システムにおいて、偏向アンプはとても重要なキーパーツです。
偏向アンプには出力電圧の高分解能、高速セトリング、安定度が求められ、開発する上で難しさもありますがその分開発の達成感も非常に高いです。
開発する上でメーカーの協力は欠かせないため、コミュニケーションスキルも重要なファクターとなっています。
【組織の魅力】
電子ビームマスク描画装置の描画の心臓部であるハードウェアの設計開発に携わることによって、更なるスキルアップに繋がります。電子ビームマスク描画装置の計算機・機械・電気・光学等、幅広い分野の知識を必要とし、更なるスキルアップに繋がります。高速でデータ処理を行う必要があるため、最新の技術を利用したシステム開発に従事することができます。
求める経験 / スキル
【MUST】
・アナログ回路に関連する設計業務経験 ※経験年数不問
・測定器(オシロスコープ等)を用いての評価業務経験 ※経験年数不問
【WANT】
・C/C++、Python等を使用してのソフトウェア実装経験
・製品安全審査(EMC試験等)の業務経験
・OPAMP/DACデバイスを使用した回路設計、評価業務経験
・アナログ回路に関連する設計業務経験 ※経験年数不問
・測定器(オシロスコープ等)を用いての評価業務経験 ※経験年数不問
【WANT】
・C/C++、Python等を使用してのソフトウェア実装経験
・製品安全審査(EMC試験等)の業務経験
・OPAMP/DACデバイスを使用した回路設計、評価業務経験
従業員数
1,044名
（（2025年3月31日現在））
勤務地
神奈川県
想定年収
570 万円 ~ 960 万円
従業員数
1,044名
（（2025年3月31日現在））
仕事内容
■職務内容
ラピダスは半導体設計・製造分野における主要なイノベーターです。同社は効率的で高品質なチップ設計を実現するため、最先端のEDA（電子設計自動化）フローの開発に注力しています。現在、設計効率と生産性を次のレベルへ引き上げるため、才能あるチップ実装EDAフロー開発エンジニアを募集しています。
最新の技術ノード向け最先端のサインオフフロー構築から、CADプラットフォームの統合、あらゆる設計課題に対応するEDAソリューションの開発まで、幅広い業務に携わっていただきます。設計チームと緊密に連携し、最先端のEDAツールと手法を活用して、当社のチップ開発を加速させる役割を担います。
Rapidus is a leading innovator in semiconductor design and manufacturing. We're dedicated to developing cutting-edge EDA (Electronic Design Automation) flows to achieve efficient and high-quality chip designs. We're currently seeking a talented Chip Implementation EDA Flow Development Engineer to help us elevate our design efficiency and productivity to the next level.
In this pivotal role, you'll be involved in a wide range of activities, from building state-of-the-art sign-off flows for the latest technology nodes to integrating CAD platforms and developing EDA solutions for all kinds of design challenges. You'll work closely with our design teams, leveraging the most advanced EDA tools and methodologies to accelerate our chip development.
■具体的な業務内容
チップ実装EDAフロー開発エンジニアとして、以下の業務を担当します。
・チップ実装EDAフローの確立：
サインオフフロー開発：RC抽出、タイミング解析、タイミング修正のためのサインオフフローを開発・最適化します。これによりチップの性能と信頼性確保。
・EDAプラットフォーム開発：設計段階の統合、設計キットの管理、設計データベースの監視を行うEDAプラットフォームの開発・保守。設計者が効率的に作業できる環境を構築。
・汎用CAD/EDA開発：あらゆる設計課題を解決するための汎用EDAツールの開発・改善。設計プロセスのボトルネック解消と効率向上。
・設計チームと連携し、フローおよびツールのニーズを特定し、要件を定義します。
・EDAベンダーと連携し、新機能の導入や既存ツールの最適化を推進。
・開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを提供。
・最新のEDA技術や業界動向を把握し、社内フローへの適用可能性評価。
・開発したフローやツールのドキュメントの作成・維持。
Key Responsibilities
As a Chip Implementation EDA Flow Development Engineer, your responsibilities will include:
- Chip Implementation EDA Flow Enablement:
- Sign-Off Flow Development: Develop and optimize sign-off flows for RC extraction, timing analysis, and timing fixing. This ensures the performance and reliability of our chips.
- EDA Platform Development: Develop and maintain our EDA platform for integrating design stages, managing design kits, and overseeing design databases. You'll build an environment where designers can work efficiently.
- General CAD/EDA Development: Develop and improve general EDA tools to resolve all sorts of design issues. This will help eliminate bottlenecks in the design process and boost efficiency.
- Collaborate with design teams to identify flow and tool needs and define requirements.
- Work with EDA vendors to introduce new features and optimize existing tools.
- Provide support for implementing developed flows and tools, offering user assistance and troubleshooting.
- Stay up-to-date with the latest EDA technologies and industry trends, evaluating their applicability to our internal flows.
Create and maintain documentation for developed flows and tools.
ラピダスは半導体設計・製造分野における主要なイノベーターです。同社は効率的で高品質なチップ設計を実現するため、最先端のEDA（電子設計自動化）フローの開発に注力しています。現在、設計効率と生産性を次のレベルへ引き上げるため、才能あるチップ実装EDAフロー開発エンジニアを募集しています。
最新の技術ノード向け最先端のサインオフフロー構築から、CADプラットフォームの統合、あらゆる設計課題に対応するEDAソリューションの開発まで、幅広い業務に携わっていただきます。設計チームと緊密に連携し、最先端のEDAツールと手法を活用して、当社のチップ開発を加速させる役割を担います。
Rapidus is a leading innovator in semiconductor design and manufacturing. We're dedicated to developing cutting-edge EDA (Electronic Design Automation) flows to achieve efficient and high-quality chip designs. We're currently seeking a talented Chip Implementation EDA Flow Development Engineer to help us elevate our design efficiency and productivity to the next level.
In this pivotal role, you'll be involved in a wide range of activities, from building state-of-the-art sign-off flows for the latest technology nodes to integrating CAD platforms and developing EDA solutions for all kinds of design challenges. You'll work closely with our design teams, leveraging the most advanced EDA tools and methodologies to accelerate our chip development.
■具体的な業務内容
チップ実装EDAフロー開発エンジニアとして、以下の業務を担当します。
・チップ実装EDAフローの確立：
サインオフフロー開発：RC抽出、タイミング解析、タイミング修正のためのサインオフフローを開発・最適化します。これによりチップの性能と信頼性確保。
・EDAプラットフォーム開発：設計段階の統合、設計キットの管理、設計データベースの監視を行うEDAプラットフォームの開発・保守。設計者が効率的に作業できる環境を構築。
・汎用CAD/EDA開発：あらゆる設計課題を解決するための汎用EDAツールの開発・改善。設計プロセスのボトルネック解消と効率向上。
・設計チームと連携し、フローおよびツールのニーズを特定し、要件を定義します。
・EDAベンダーと連携し、新機能の導入や既存ツールの最適化を推進。
・開発したフローやツールの導入支援、ユーザーサポート、トラブルシューティングを提供。
・最新のEDA技術や業界動向を把握し、社内フローへの適用可能性評価。
・開発したフローやツールのドキュメントの作成・維持。
Key Responsibilities
As a Chip Implementation EDA Flow Development Engineer, your responsibilities will include:
- Chip Implementation EDA Flow Enablement:
- Sign-Off Flow Development: Develop and optimize sign-off flows for RC extraction, timing analysis, and timing fixing. This ensures the performance and reliability of our chips.
- EDA Platform Development: Develop and maintain our EDA platform for integrating design stages, managing design kits, and overseeing design databases. You'll build an environment where designers can work efficiently.
- General CAD/EDA Development: Develop and improve general EDA tools to resolve all sorts of design issues. This will help eliminate bottlenecks in the design process and boost efficiency.
- Collaborate with design teams to identify flow and tool needs and define requirements.
- Work with EDA vendors to introduce new features and optimize existing tools.
- Provide support for implementing developed flows and tools, offering user assistance and troubleshooting.
- Stay up-to-date with the latest EDA technologies and industry trends, evaluating their applicability to our internal flows.
Create and maintain documentation for developed flows and tools.
求める経験 / スキル
＜必須経験＞
・電気工学・電子工学・コンピュータサイエンスまたは関連分野の学士号以上。
・デジタルIC設計におけるチップ実装（論理合成、配置配線、タイミングクロージャを含む）の実務経験5年以上。
・EDAフローおよび／またはツール開発の実務経験。
・RC抽出、タイミング解析、物理検証に関する深い知識と経験。
・Perl、Python、Tclなどのスクリプト言語を用いたEDAフロー開発または自動化の経験。
・主要EDAツール（例：Synopsys Fusion Compiler、PrimeTime、Cadence Innovus、Tempus、Siemens EDA Calibre）の内部構造に関する熟知と理解。
・複雑な技術的課題を論理的にアプローチし解決する能力。
・複数のプロジェクトを同時に管理する能力。
・英語によるコミュニケーション能力。
＜歓迎要件＞
・先進CMOSプロセス技術ノード（例：7nm、5nm、3nm）におけるフロー開発の経験。
・設計データベース管理（DBM）システムの開発または運用経験。
・プロセス技術と設計ルールの深い理解。
・品質保証（QA）または検証フロー開発の経験。
・EDAフローへの機械学習またはデータサイエンスの適用経験。
・チームリーダーまたはプロジェクトマネジメント経験。
求める人物像
・積極的で自発的、革新と新たな技術的課題解決への強い意欲を持つこと。
・優れた論理的思考力を有し、複雑な問題を体系的に分析し解決策を導き出せること。
・卓越した協働能力を持ち、設計チームやEDAベンダーを含む多様な関係者と効果的に連携し目標を達成できること。
・細部まで注意を払い、高品質なフローとツールの提供にコミットできること。
・柔軟性があり、急速に変化する技術環境において継続的に学び適応する意欲があること。
・電気工学・電子工学・コンピュータサイエンスまたは関連分野の学士号以上。
・デジタルIC設計におけるチップ実装（論理合成、配置配線、タイミングクロージャを含む）の実務経験5年以上。
・EDAフローおよび／またはツール開発の実務経験。
・RC抽出、タイミング解析、物理検証に関する深い知識と経験。
・Perl、Python、Tclなどのスクリプト言語を用いたEDAフロー開発または自動化の経験。
・主要EDAツール（例：Synopsys Fusion Compiler、PrimeTime、Cadence Innovus、Tempus、Siemens EDA Calibre）の内部構造に関する熟知と理解。
・複雑な技術的課題を論理的にアプローチし解決する能力。
・複数のプロジェクトを同時に管理する能力。
・英語によるコミュニケーション能力。
＜歓迎要件＞
・先進CMOSプロセス技術ノード（例：7nm、5nm、3nm）におけるフロー開発の経験。
・設計データベース管理（DBM）システムの開発または運用経験。
・プロセス技術と設計ルールの深い理解。
・品質保証（QA）または検証フロー開発の経験。
・EDAフローへの機械学習またはデータサイエンスの適用経験。
・チームリーダーまたはプロジェクトマネジメント経験。
求める人物像
・積極的で自発的、革新と新たな技術的課題解決への強い意欲を持つこと。
・優れた論理的思考力を有し、複雑な問題を体系的に分析し解決策を導き出せること。
・卓越した協働能力を持ち、設計チームやEDAベンダーを含む多様な関係者と効果的に連携し目標を達成できること。
・細部まで注意を払い、高品質なフローとツールの提供にコミットできること。
・柔軟性があり、急速に変化する技術環境において継続的に学び適応する意欲があること。
従業員数
1,024名
勤務地
複数あり
想定年収
600 万円 ~ 1,200 万円
従業員数
1,024名
Rapidus株式会社
仕事内容
■職務内容
同社は、2nmノードおよびそれ以降の先進半導体プロセス技術の開発を支援するイネーブルメントチームに、意欲的で経験豊富なシニアDFTエンジニアを募集しています。次世代製造プロセスの実現と検証に不可欠な大規模テストチップの設計検証技術（DFT）実装を主導していただきます。
本職務では、スキャン挿入、ATPG、メモリBIST、その他のDFT手法に注力すると同時に、歩留まり分析やEDAツール連携を支援し、設計品質とテスト効率の向上を図ります。RTL設計者、物理設計チーム、プロセス統合エンジニア、EDAパートナーと緊密に連携し、グローバル拠点全体で堅牢なDFTインフラを確立します。
We are seeking a highly motivated and experienced Senior DFT Engineer to join our Enablement Team supporting the development of advanced semiconductor process technologies at the 2nm node and beyond. You will lead the Design-for-Test (DFT) implementation of large-scale test chips that are critical for enabling and validating our next-generation manufacturing processes.
In this role, you will focus on scan insertion, ATPG, memory BIST, and other DFT methodologies, while also supporting yield analysis and EDA tool collaboration to improve design quality and test efficiency. You will work closely with RTL designers, physical design teams, process integration engineers, and EDA partners to ensure robust DFT infrastructure across our global sites.
・技術開発用テストチップ向けのDFTアーキテクチャを定義・実装し、スキャン、境界スキャン、メモリBISTにメインとした設計開発。
・実装済みDFT回路の機能・タイミング検証を実施し、DFTシミュレーション（ATPG、BIST、故障シミュレーション）によるテストカバレッジ評価。
・テストカバレッジ、テストコスト、テスト時間の分析に基づき最適なテストソリューションを提案する。
・設計チームと連携し、RTLから物理実装に至るまでのDFT機能統合を推進する。
・ATPGおよびMBISTパターンの開発・検証を実施し、シリコン上でのテスト立ち上げとデバッグを支援。
・シリコンからのテストデータを分析し、系統的問題を特定してプロセス歩留まりを改善。
・EDAベンダーと連携し、先進ノード向けDFTツール・手法の評価と改善を実施。
・ベストプラクティスを文書化し、将来のテクノロジーノードにおけるスケーラブルなDFTフローの実現。
・ 設計、プロセス、製品エンジニアリング、信頼性評価にまたがるクロスファンクショナルチームの支援。
Responsibilities
・Define and implement DFT architectures for technology development test chips, focusing on scan, boundary scan, and memory BIST.
・Function and timing verification of implemented DFT circuit, evaluate test coverage with DFT simulation (ATPG, BIST, Fault simuation).
・Propose the best test solution with analysis among test coverage, test cost, test time
・Collaborate with design teams to integrate DFT features from RTL through physical implementation.
・Develop and validate ATPG and MBIST patterns; support test bring-up and debug on silicon.
・Analyze test data from silicon to identify systematic issues and improve process yield.
・Engage with EDA vendors to evaluate and improve DFT tools and methodologies for advanced nodes.
・Document best practices and contribute to the enablement of scalable DFT flows across future technology nodes.
・Support cross-functional teams spanning design, process, product engineering, and reliability.
同社は、2nmノードおよびそれ以降の先進半導体プロセス技術の開発を支援するイネーブルメントチームに、意欲的で経験豊富なシニアDFTエンジニアを募集しています。次世代製造プロセスの実現と検証に不可欠な大規模テストチップの設計検証技術（DFT）実装を主導していただきます。
本職務では、スキャン挿入、ATPG、メモリBIST、その他のDFT手法に注力すると同時に、歩留まり分析やEDAツール連携を支援し、設計品質とテスト効率の向上を図ります。RTL設計者、物理設計チーム、プロセス統合エンジニア、EDAパートナーと緊密に連携し、グローバル拠点全体で堅牢なDFTインフラを確立します。
We are seeking a highly motivated and experienced Senior DFT Engineer to join our Enablement Team supporting the development of advanced semiconductor process technologies at the 2nm node and beyond. You will lead the Design-for-Test (DFT) implementation of large-scale test chips that are critical for enabling and validating our next-generation manufacturing processes.
In this role, you will focus on scan insertion, ATPG, memory BIST, and other DFT methodologies, while also supporting yield analysis and EDA tool collaboration to improve design quality and test efficiency. You will work closely with RTL designers, physical design teams, process integration engineers, and EDA partners to ensure robust DFT infrastructure across our global sites.
・技術開発用テストチップ向けのDFTアーキテクチャを定義・実装し、スキャン、境界スキャン、メモリBISTにメインとした設計開発。
・実装済みDFT回路の機能・タイミング検証を実施し、DFTシミュレーション（ATPG、BIST、故障シミュレーション）によるテストカバレッジ評価。
・テストカバレッジ、テストコスト、テスト時間の分析に基づき最適なテストソリューションを提案する。
・設計チームと連携し、RTLから物理実装に至るまでのDFT機能統合を推進する。
・ATPGおよびMBISTパターンの開発・検証を実施し、シリコン上でのテスト立ち上げとデバッグを支援。
・シリコンからのテストデータを分析し、系統的問題を特定してプロセス歩留まりを改善。
・EDAベンダーと連携し、先進ノード向けDFTツール・手法の評価と改善を実施。
・ベストプラクティスを文書化し、将来のテクノロジーノードにおけるスケーラブルなDFTフローの実現。
・ 設計、プロセス、製品エンジニアリング、信頼性評価にまたがるクロスファンクショナルチームの支援。
Responsibilities
・Define and implement DFT architectures for technology development test chips, focusing on scan, boundary scan, and memory BIST.
・Function and timing verification of implemented DFT circuit, evaluate test coverage with DFT simulation (ATPG, BIST, Fault simuation).
・Propose the best test solution with analysis among test coverage, test cost, test time
・Collaborate with design teams to integrate DFT features from RTL through physical implementation.
・Develop and validate ATPG and MBIST patterns; support test bring-up and debug on silicon.
・Analyze test data from silicon to identify systematic issues and improve process yield.
・Engage with EDA vendors to evaluate and improve DFT tools and methodologies for advanced nodes.
・Document best practices and contribute to the enablement of scalable DFT flows across future technology nodes.
・Support cross-functional teams spanning design, process, product engineering, and reliability.
求める経験 / スキル
＜必須経験＞
・電気工学、コンピュータ工学または関連分野における修士号または博士号。
・ DFT開発における5年以上の経験（先進ノード設計または大規模テストチップの経験があることが望ましい）
・スキャンベースDFT、ATPG、圧縮、メモリBIST技術に関する知見をお持ちの方。
・商用DFTツール（例：Synopsys TestMax、Siemens Tessent、Cadence Modus）の実務経験。
・RTLからGDSまでのフローおよびDFTタイミング考慮事項の理解。
・シリコン立ち上げ、故障解析、歩留まり改善の実務経験。
＜歓迎要件＞
・5nm以下のプロセス技術におけるDFT実装の経験。
・チップレットSOC向けDFT実装の経験。
・歩留まり学習で使用されるデータ分析ツールおよび手法の知識。
・DFTおよびテストフローの自動化のための強力なスクリプト作成能力（Python、Tcl、Perl）。
・プロセス技術実現のためのテストチップ開発に関する知識。
・電気工学、コンピュータ工学または関連分野における修士号または博士号。
・ DFT開発における5年以上の経験（先進ノード設計または大規模テストチップの経験があることが望ましい）
・スキャンベースDFT、ATPG、圧縮、メモリBIST技術に関する知見をお持ちの方。
・商用DFTツール（例：Synopsys TestMax、Siemens Tessent、Cadence Modus）の実務経験。
・RTLからGDSまでのフローおよびDFTタイミング考慮事項の理解。
・シリコン立ち上げ、故障解析、歩留まり改善の実務経験。
＜歓迎要件＞
・5nm以下のプロセス技術におけるDFT実装の経験。
・チップレットSOC向けDFT実装の経験。
・歩留まり学習で使用されるデータ分析ツールおよび手法の知識。
・DFTおよびテストフローの自動化のための強力なスクリプト作成能力（Python、Tcl、Perl）。
・プロセス技術実現のためのテストチップ開発に関する知識。
従業員数
1,024名
勤務地
複数あり
想定年収
600 万円 ~ 1,200 万円
従業員数
1,024名
吉川工業アールエフセミコン株式会社
仕事内容
【エンジニアとして長くプレイヤーとして活躍したい方・RFID(近距離無線システム)に興味があるという方必見。ファームウェア開発経験を生かし、より幅広い業務(ハード・ソフト両面)に優秀なエンジニア集団の一員として、良好な就業環境のもと活躍したい方は応募ください】
～トップクラスの国内出荷量・技術を誇るRFID専業メーカー/年休120日以上・残業10～30h程度・新宿から転勤なしの良好な就業環境～
【職務概要】
RF-ID製品や半導体製品などのシステム開発業務に携わっていただきます。
（1） 開発仕様の検討・顧客との調整
（2） ファームウェア設計/アプリ設計
（3） デバッグ・解析
（4） 生産性向上設計 など
※少数精鋭で業務を行っていますので、横断的に開発に携われます。
【変更の範囲：会社の定める業務】
【RF‐IDについて】
RF-IDとは近距離無線システムのことであり、電波を用いてRFタグのデータを非接触で読み書きするシステムです(Suicaなどがイメージ)。この技術は、処理範囲・速度からもニーズが拡大しています。実際、弊社のRF-IDは、食堂の自動精算システムや各種産業機器、アミューズメント業界、医療業界など様々な分野に使われており、非常に応用範囲の広い製品です。
【やりがいある業務】
1人当たりの裁量権大きく、希望次第ではハード・ソフト両面に携われ、また上流～下流工程に携わることもできるためエンジニアとして成長が可能です。また、多様な業界に同社技術が活用されています。各業界の「最先端」の発想や考えに触れることができます。
【高い技術力】
1990年代からRFIDの技術を開発し続けてきた同社だからこそ持っているノウハウや特許があり、所属エンジニアの方々も非常に優秀な人材が多数おり『生涯エンジニア』という働き方も可能です
～トップクラスの国内出荷量・技術を誇るRFID専業メーカー/年休120日以上・残業10～30h程度・新宿から転勤なしの良好な就業環境～
【職務概要】
RF-ID製品や半導体製品などのシステム開発業務に携わっていただきます。
（1） 開発仕様の検討・顧客との調整
（2） ファームウェア設計/アプリ設計
（3） デバッグ・解析
（4） 生産性向上設計 など
※少数精鋭で業務を行っていますので、横断的に開発に携われます。
【変更の範囲：会社の定める業務】
【RF‐IDについて】
RF-IDとは近距離無線システムのことであり、電波を用いてRFタグのデータを非接触で読み書きするシステムです(Suicaなどがイメージ)。この技術は、処理範囲・速度からもニーズが拡大しています。実際、弊社のRF-IDは、食堂の自動精算システムや各種産業機器、アミューズメント業界、医療業界など様々な分野に使われており、非常に応用範囲の広い製品です。
【やりがいある業務】
1人当たりの裁量権大きく、希望次第ではハード・ソフト両面に携われ、また上流～下流工程に携わることもできるためエンジニアとして成長が可能です。また、多様な業界に同社技術が活用されています。各業界の「最先端」の発想や考えに触れることができます。
【高い技術力】
1990年代からRFIDの技術を開発し続けてきた同社だからこそ持っているノウハウや特許があり、所属エンジニアの方々も非常に優秀な人材が多数おり『生涯エンジニア』という働き方も可能です
求める経験 / スキル
【必須条件】
・C言語、アセンブラ言語でのプログラミング経験者
※アプリ系言語（C#、VBなど）でのプログラミング経験者も可。セキュア通信設計経験者は優遇します！
・C言語、アセンブラ言語でのプログラミング経験者
※アプリ系言語（C#、VBなど）でのプログラミング経験者も可。セキュア通信設計経験者は優遇します！
勤務地
東京都
想定年収
500 万円 ~ 800 万円
吉川工業アールエフセミコン株式会社
仕事内容
【RF‐IDについて】
RF-IDとは近距離無線システムのことであり、電波を用いてRFタグのデータを非接触で読み書きするシステムです(Suicaなどがイメージ)。この技術は、処理範囲・速度からもニーズが拡大しています。実際、弊社のRF-IDは、食堂の自動精算システムや各種産業機器、アミューズメント業界、医療業界など様々な分野に使われており、非常に応用範囲の広い製品です。
【業務内容】
-ICの要件定義
-RTL設計、検証、合成、STA、DFT、タイミング収束
-出荷テストデバッグ
-評価環境作成から評価まで一連のフロー
【やりがいある業務】
1人当たりの裁量権大きく、様々な業界と取引があり、各業界の「最先端」の開発情報や新技術に触れることができ、また自身で世の中に無いものを創造していくことに楽しみを感じることができます。
【高い技術力】
1990年代からRFIDの技術を開発し続けてきた同社だからこそ持っているノウハウや特許があり、所属エンジニアの方々も非常に優秀な人材が多数おり『生涯エンジニア』という働き方も可能です
RF-IDとは近距離無線システムのことであり、電波を用いてRFタグのデータを非接触で読み書きするシステムです(Suicaなどがイメージ)。この技術は、処理範囲・速度からもニーズが拡大しています。実際、弊社のRF-IDは、食堂の自動精算システムや各種産業機器、アミューズメント業界、医療業界など様々な分野に使われており、非常に応用範囲の広い製品です。
【業務内容】
-ICの要件定義
-RTL設計、検証、合成、STA、DFT、タイミング収束
-出荷テストデバッグ
-評価環境作成から評価まで一連のフロー
【やりがいある業務】
1人当たりの裁量権大きく、様々な業界と取引があり、各業界の「最先端」の開発情報や新技術に触れることができ、また自身で世の中に無いものを創造していくことに楽しみを感じることができます。
【高い技術力】
1990年代からRFIDの技術を開発し続けてきた同社だからこそ持っているノウハウや特許があり、所属エンジニアの方々も非常に優秀な人材が多数おり『生涯エンジニア』という働き方も可能です
求める経験 / スキル
＜応募資格/応募条件＞
・Verilog-HDLによる論理回路設計の経験3年以上
・RTL設計、機能検証、論理合成、DFT設計、タイミング制約、のいずれかに関する知識
・ASIC/ASSP設計経験 (FPGAのみの経験は不可)
・Verilog-HDLによる論理回路設計の経験3年以上
・RTL設計、機能検証、論理合成、DFT設計、タイミング制約、のいずれかに関する知識
・ASIC/ASSP設計経験 (FPGAのみの経験は不可)
勤務地
東京都
想定年収
500 万円 ~ 800 万円
Rapidus株式会社
仕事内容
同社は2nm半導体の量産に向けて2025年にパイロットラインが稼働しております。試作製造が進む中、最終製品の完成に向けて下記業務をお任せします。
実使用環境を模した最終製品としての動作品質の確認をお任せするポジションです。
①システムレベルテストエンジニア
実使用環境を模したシステムレベルでの評価を行い、最終製品としての動作品質を確認するポジションです。
【具体的な業務内容】
・システムレベルテスト環境の構築・運用
・PC等の実機を用いた半導体デバイス評価
・テスト結果の整理・課題抽出
・顧客要件に応じた評価内容の調整
・新規用途・新製品向け評価手法の検討
②バーンインテストエンジニア
高温・電圧ストレスを与えるバーンイン試験を通じて、初期不良の除去と製品信頼性向上に貢献するポジションです。
【具体的な業務内容】
・バーンイン装置の運用・管理
・バーンイン条件（温度・時間等）の設定・実行
・試験結果の確認および不良分析サポート
・装置トラブル発生時の一次対応
・テスト・信頼性部門との連携業務
③基板テストエンジニア
半導体パッケージ用基板の検査・評価を通じて、実装前段階での品質確保を担うポジションです。
【具体的な業務内容】
・パッケージ用基板の電気検査・導通確認
・基板不良（配線断・短絡等）の検出および解析
・基板検査工程の立上げ・運用
・サプライヤ（基板メーカー）との技術やり取り
・チップレット／先端パッケージ向け基板評価対応
④ロジックテスト工程エンジニア
ロジックデバイスのテスト工程全体を担い、装置運用・工程改善を通じて、生産性と安定稼働を実現するポジションです。
【具体的な業務内容】
・ウェハテスト／パッケージテスト装置の工程運用・管理
・テスト装置立上げおよび日常的な稼働サポート
・装置トラブル・工程問題の初期対応
・生産量増加に向けた工程改善・運用最適化
・製造・生産技術部門との連携業務
⑤ロジックテストエンジニア
ロジック半導体の量産テストにおいて、テスタを用いたテストプログラムの開発・運用を通じて、製品品質および量産安定性を支えるポジションです。
【具体的な業務内容】
・ロジックテスタ／メモリテスタを用いたテストプログラム開発・保守
・ウェハテスト／パッケージテストでのテスト条件設定・実行
・テスト結果の解析および不良の一次切り分け
・デバイス・製造部門と連携したテスト改善対応
・量産フェーズでのテスト運用サポート
【使用ツール・環境】
環境：UNIX/Linux
言語：JAVA 又は C言語系
⑥パラメトリックテストエンジニア
半導体デバイスの電気的特性（パラメータ）を定量的に評価し、設計仕様への適合性、量産時のばらつき、工程異常を早期に検出する仕組みを作ることで、製品品質および歩留まりの向上に貢献する業務を担当します。
開発段階から量産初期までを担当し、デバイス・プロセス・製造部門と連携しながら、安定した量産体制の構築を支えます。
【具体的には】
・既存テスト仕様に基づくパラメトリックテストの実行
・新デバイス／新プロセス立上げ時のテスト評価
・テストプログラム自動生成の仕組みづくり
・異常値・分布変化の検出とエスカレーションの仕組みづくり
・デバイス・プロセスエンジニアへの技術フィードバック
・テスト／製造現場との基本的な連携
・テスト条件・判定基準（Spec）の検討・改善
・歩留まり低下時の要因分析と対策提案
・テストデータの整理・統計解析
【使用するツール】
・オートプローバー・パラメトリックテスタ
・セミオーオートプローバー・パラメトリックアナライザ
実使用環境を模した最終製品としての動作品質の確認をお任せするポジションです。
①システムレベルテストエンジニア
実使用環境を模したシステムレベルでの評価を行い、最終製品としての動作品質を確認するポジションです。
【具体的な業務内容】
・システムレベルテスト環境の構築・運用
・PC等の実機を用いた半導体デバイス評価
・テスト結果の整理・課題抽出
・顧客要件に応じた評価内容の調整
・新規用途・新製品向け評価手法の検討
②バーンインテストエンジニア
高温・電圧ストレスを与えるバーンイン試験を通じて、初期不良の除去と製品信頼性向上に貢献するポジションです。
【具体的な業務内容】
・バーンイン装置の運用・管理
・バーンイン条件（温度・時間等）の設定・実行
・試験結果の確認および不良分析サポート
・装置トラブル発生時の一次対応
・テスト・信頼性部門との連携業務
③基板テストエンジニア
半導体パッケージ用基板の検査・評価を通じて、実装前段階での品質確保を担うポジションです。
【具体的な業務内容】
・パッケージ用基板の電気検査・導通確認
・基板不良（配線断・短絡等）の検出および解析
・基板検査工程の立上げ・運用
・サプライヤ（基板メーカー）との技術やり取り
・チップレット／先端パッケージ向け基板評価対応
④ロジックテスト工程エンジニア
ロジックデバイスのテスト工程全体を担い、装置運用・工程改善を通じて、生産性と安定稼働を実現するポジションです。
【具体的な業務内容】
・ウェハテスト／パッケージテスト装置の工程運用・管理
・テスト装置立上げおよび日常的な稼働サポート
・装置トラブル・工程問題の初期対応
・生産量増加に向けた工程改善・運用最適化
・製造・生産技術部門との連携業務
⑤ロジックテストエンジニア
ロジック半導体の量産テストにおいて、テスタを用いたテストプログラムの開発・運用を通じて、製品品質および量産安定性を支えるポジションです。
【具体的な業務内容】
・ロジックテスタ／メモリテスタを用いたテストプログラム開発・保守
・ウェハテスト／パッケージテストでのテスト条件設定・実行
・テスト結果の解析および不良の一次切り分け
・デバイス・製造部門と連携したテスト改善対応
・量産フェーズでのテスト運用サポート
【使用ツール・環境】
環境：UNIX/Linux
言語：JAVA 又は C言語系
⑥パラメトリックテストエンジニア
半導体デバイスの電気的特性（パラメータ）を定量的に評価し、設計仕様への適合性、量産時のばらつき、工程異常を早期に検出する仕組みを作ることで、製品品質および歩留まりの向上に貢献する業務を担当します。
開発段階から量産初期までを担当し、デバイス・プロセス・製造部門と連携しながら、安定した量産体制の構築を支えます。
【具体的には】
・既存テスト仕様に基づくパラメトリックテストの実行
・新デバイス／新プロセス立上げ時のテスト評価
・テストプログラム自動生成の仕組みづくり
・異常値・分布変化の検出とエスカレーションの仕組みづくり
・デバイス・プロセスエンジニアへの技術フィードバック
・テスト／製造現場との基本的な連携
・テスト条件・判定基準（Spec）の検討・改善
・歩留まり低下時の要因分析と対策提案
・テストデータの整理・統計解析
【使用するツール】
・オートプローバー・パラメトリックテスタ
・セミオーオートプローバー・パラメトリックアナライザ
求める経験 / スキル
＜必須経験＞
①システムテストエンジニア
・システムレベルテストの運用経験
・システムレベルテスト装置の開発経験
②バーンインテストエンジニア
・バーンイン装置の運用経験
・バーンイン装置の開発経験
③基板テストエンジニア
プリント基板や半導体パッケージ用基板、インターポーザのテスト経験
④ロジックテスト工程エンジニア
ロジックテスタ、ウエハプローバー、パッケージハンドラの運用経験
⑤ロジックテストエンジニア
ロジックテスタ又はメモリテスタのテストプログラム開発経験
ウエハプローバー、または、パッケージハンドラの運用経験
⑥パラメトリックテストエンジニア
パラメトリックテスタを用いた電気計測経験
オートプローバーの運用経験
＜歓迎経験＞
テスターのアルゴリズム開発経験
半導体デバイスの製品技術の経験
①システムテストエンジニア
・システムレベルテストの運用経験
・システムレベルテスト装置の開発経験
②バーンインテストエンジニア
・バーンイン装置の運用経験
・バーンイン装置の開発経験
③基板テストエンジニア
プリント基板や半導体パッケージ用基板、インターポーザのテスト経験
④ロジックテスト工程エンジニア
ロジックテスタ、ウエハプローバー、パッケージハンドラの運用経験
⑤ロジックテストエンジニア
ロジックテスタ又はメモリテスタのテストプログラム開発経験
ウエハプローバー、または、パッケージハンドラの運用経験
⑥パラメトリックテストエンジニア
パラメトリックテスタを用いた電気計測経験
オートプローバーの運用経験
＜歓迎経験＞
テスターのアルゴリズム開発経験
半導体デバイスの製品技術の経験
従業員数
1,024名
勤務地
北海道
想定年収
400 万円 ~ 非公開
従業員数
1,024名
Rapidus株式会社
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務を担っていただきます。
装置・材料メーカーや社内部門（デバイス、プロセスインテグレーション、TEGレイアウト設計、生産技術）との連携を図り、効果的な技術開発をリードしていただきます。
装置・材料メーカーや社内部門（デバイス、プロセスインテグレーション、TEGレイアウト設計、生産技術）との連携を図り、効果的な技術開発をリードしていただきます。
求める経験 / スキル
＜必須経験＞
・以下いずれかのプロセスの経験
シリコンウェハー洗浄工程、イオン注入、熱処理工程、リソグラフィ、パターン形成・転写、エッチング工程、成膜工程
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
・以下いずれかのプロセスの経験
シリコンウェハー洗浄工程、イオン注入、熱処理工程、リソグラフィ、パターン形成・転写、エッチング工程、成膜工程
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
従業員数
1,024名
勤務地
複数あり
想定年収
非公開
従業員数
1,024名
株式会社アドバンテスト
仕事内容
■業務概要：
メモリテスタ制御ソフトウェアの開発マネージメントを担当していただきます。
・機能・性能に関する開発要件の策定、および技術課題の抽出
・開発メンバーや他部門との連携による課題解決
・プロジェクトの進捗管理と納期達成に向けた計画立案・調整
・品質・コスト・スケジュールのバランスを考慮した意思決定と推進
変更の範囲：会社の定める業務
■当ポジションのやりがい
・明確なミッション/ビジョンのもとマネージメントできます。
・ハードウェア/生産/SEなどの他部門や海外拠点R&Dとも交流しますので、国内外問わず幅広いコミュニケーションが可能です。
・マネージャ同士で会話する機会は定期的にあり、互いにサポートできる体制です。
・「必須条件」に挙げたスキルを発揮しチームの成功に貢献していただける方を歓迎いたします。
■働き方：
・想定残業は月20-30h程度です。
・フレックス／在宅勤務を実施中。
・出張：国内外出張あり 2回程度/年
メモリテスタ制御ソフトウェアの開発マネージメントを担当していただきます。
・機能・性能に関する開発要件の策定、および技術課題の抽出
・開発メンバーや他部門との連携による課題解決
・プロジェクトの進捗管理と納期達成に向けた計画立案・調整
・品質・コスト・スケジュールのバランスを考慮した意思決定と推進
変更の範囲：会社の定める業務
■当ポジションのやりがい
・明確なミッション/ビジョンのもとマネージメントできます。
・ハードウェア/生産/SEなどの他部門や海外拠点R&Dとも交流しますので、国内外問わず幅広いコミュニケーションが可能です。
・マネージャ同士で会話する機会は定期的にあり、互いにサポートできる体制です。
・「必須条件」に挙げたスキルを発揮しチームの成功に貢献していただける方を歓迎いたします。
■働き方：
・想定残業は月20-30h程度です。
・フレックス／在宅勤務を実施中。
・出張：国内外出張あり 2回程度/年
求める経験 / スキル
■必須条件
・ソフトウェア開発の経験がある。C/C+言語に加え、Linuxにおける開発経験があると良い。
・目標設定・計画立案力：目的に対して適切な目標を設定し、達成に向けた計画を立案できる。
・コミュニケーション力：計画実行のために、関係者と適切なコミュニケーションをとれる。
・課題解決力：計画と実行のギャップを認識し修正できる。
・主体性と判断力：主体者として視座を高く持ち、適切な行動と判断をとれる。
■歓迎条件
・英語を用いてコミュニケーションをとれる。※参考値：TOEIC700点以上 (弊社管理職 基準スコア)
・ソフトウェア開発の経験がある。C/C+言語に加え、Linuxにおける開発経験があると良い。
・目標設定・計画立案力：目的に対して適切な目標を設定し、達成に向けた計画を立案できる。
・コミュニケーション力：計画実行のために、関係者と適切なコミュニケーションをとれる。
・課題解決力：計画と実行のギャップを認識し修正できる。
・主体性と判断力：主体者として視座を高く持ち、適切な行動と判断をとれる。
■歓迎条件
・英語を用いてコミュニケーションをとれる。※参考値：TOEIC700点以上 (弊社管理職 基準スコア)
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
1,300 万円 ~ 1,500 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
Rapidus株式会社
仕事内容
2nm世代、及びBeyond 2nmの先端ロジック開発における主にフロントエンドの業務（TEGレイアウト設計含む）を担い、チーム全体のマネジメントを行っていただきます。
フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。
社内他部門（デバイス、PDK、パッケージング、生産技術）や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。
Rapidusは2025年4月にパイロットラインが稼働し始め、2027年量産化に向けて試作を進めております。
《Rapidusの技術で変える未来》
弊社の取引業界は自動車業界やIT・PCメーカーなど多岐に渡りますがスマホやPC、産業用ロボットなど私たちが扱う製品に必要不可欠な半導体。
現代社会の進化は半導体なくしては成り立たず、特に近年AIやIoTといった
次世代技術の発展が、半導体の需要を爆発的に高めています。
Rapidusの最大の特徴は、開発期間を短縮する統合型ファウンドリサービスRUMSを展開、単に半導体を製造するだけでなく、開発期間を世界最短にすることを価値として提供。
RUMSとは・・・https://www.rapidus.inc/business/
Rapidus株式会社の特徴
〇IBMとの技術提携
Rapidusは2nmプロセスの基盤技術を自社開発するのではなくこの分野で
先行するIBMから技術ライセンスの供与を受け、共同開発を進めています。
同社の研究者及び技術者は世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーで米国IBM・日本IBMの研究者と協働。
日本国内技術に留まらない世界的な最新技術への挑戦です。
〇imecとの連携
ベルギーに本拠を置く世界最先端の半導体研究機関imecとの協力覚書も締結。欧州半導体エコシステムの中心的存在であるimecとの連携をきっかけにEUV技術へのアクセスとグローバルな研究開発ネットワークへの参加を進めています。
■参考動画・記事
＜記事＞
参考①：新たなコンセプトで先端ロジック半導体製造へ：ラピダスの小池淳義社長に聞く
https://www.nippon.com/ja/in-depth/a09004/?cx_recs_click=true
＜参考動画＞
参考①：【半導体2023】今さら聞けない『Rapidusは何をやっている？』＆業界各社の動きを徹底解説【TSMC】【サムスン】
https://www.youtube.com/watch?v=dQY-VjzvZUA
参考②：【Rapidus社長対談】Rapidusは今までにないビジネスモデルを構築する!
https://www.youtube.com/watch?v=A1klwk6z2Qw
フロントエンドプロセス技術開発プロジェクトの管理を担当し、チームを率いてプロセス技術開発を推進していただきます。
社内他部門（デバイス、PDK、パッケージング、生産技術）や装置・材料メーカーとの密な連携を図り、開発成果を確実に遂行しつつ、技術ロードマップの策定、スケジュール管理、予算管理を行い、プロジェクトを効果的にに進行していただきます。
Rapidusは2025年4月にパイロットラインが稼働し始め、2027年量産化に向けて試作を進めております。
《Rapidusの技術で変える未来》
弊社の取引業界は自動車業界やIT・PCメーカーなど多岐に渡りますがスマホやPC、産業用ロボットなど私たちが扱う製品に必要不可欠な半導体。
現代社会の進化は半導体なくしては成り立たず、特に近年AIやIoTといった
次世代技術の発展が、半導体の需要を爆発的に高めています。
Rapidusの最大の特徴は、開発期間を短縮する統合型ファウンドリサービスRUMSを展開、単に半導体を製造するだけでなく、開発期間を世界最短にすることを価値として提供。
RUMSとは・・・https://www.rapidus.inc/business/
Rapidus株式会社の特徴
〇IBMとの技術提携
Rapidusは2nmプロセスの基盤技術を自社開発するのではなくこの分野で
先行するIBMから技術ライセンスの供与を受け、共同開発を進めています。
同社の研究者及び技術者は世界最先端の半導体研究拠点の1つであるニューヨーク州アルバニーで米国IBM・日本IBMの研究者と協働。
日本国内技術に留まらない世界的な最新技術への挑戦です。
〇imecとの連携
ベルギーに本拠を置く世界最先端の半導体研究機関imecとの協力覚書も締結。欧州半導体エコシステムの中心的存在であるimecとの連携をきっかけにEUV技術へのアクセスとグローバルな研究開発ネットワークへの参加を進めています。
■参考動画・記事
＜記事＞
参考①：新たなコンセプトで先端ロジック半導体製造へ：ラピダスの小池淳義社長に聞く
https://www.nippon.com/ja/in-depth/a09004/?cx_recs_click=true
＜参考動画＞
参考①：【半導体2023】今さら聞けない『Rapidusは何をやっている？』＆業界各社の動きを徹底解説【TSMC】【サムスン】
https://www.youtube.com/watch?v=dQY-VjzvZUA
参考②：【Rapidus社長対談】Rapidusは今までにないビジネスモデルを構築する!
https://www.youtube.com/watch?v=A1klwk6z2Qw
求める経験 / スキル
＜必須経験＞
・フロントエンドプロセス技術開発実務・研究等の経験 ※プロセスインテグレーション、要素プロセス（シリコンウェハー洗浄工程、イオン注入、熱処理工程、リソグラフィ、パターン形成・転写、エッチング工程、成膜工程）、TEGレイアウト設計のうち複数の経験
・組織マネジメント経験
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
・フロントエンドプロセス技術開発実務・研究等の経験 ※プロセスインテグレーション、要素プロセス（シリコンウェハー洗浄工程、イオン注入、熱処理工程、リソグラフィ、パターン形成・転写、エッチング工程、成膜工程）、TEGレイアウト設計のうち複数の経験
・組織マネジメント経験
・TOEICで600点以上もしくは同等程度の英語力
・JLPTでN3、もしくは同等程度の日本語力
従業員数
1,024名
勤務地
複数あり
想定年収
1,000 万円 ~ 1,200 万円
従業員数
1,024名
仕事内容
ポジション概要/役割：
当社SoCテストシステムの主力製品であるV93000の生産立上げ・保守業務となります。
社内の開発・サプライチェーン部門、および製造サイトと連携し、新規製品の量産移管、生産性評価、およびリリース後の製造情報・品質管理についてご担当頂きます。
業務内容：
以下の業務内容を、開発・製造・カスタマーサポート等の関係部門と連携して進めて頂きます。
・製品開発における上流工程でのDFM活動（※）
※Design For Manufacturing : 製造・品質観点で、設計へのフィードバック
・社内外の生産サイトへの技術移管・量産立上げ
・製品リリース後の保守業務
変更の範囲：会社の定める業務
当ポジションのやりがい：
・製品設計の上流段階から量産・品質まで一貫して関わり、自身のフィードバックが実際の製造安定性や品質向上として形になる、影響力の大きなポジションです。
・当社主力製品であるV93000の量産立上げ・保守を担い、製品を安定して市場に届ける“生産の要”として事業を支える実感を得ることができます。
・開発、サプライチェーン、製造サイトと連携しながら技術移管や課題解決を推進することで、技術力に加えて調整力・全体最適の視点を磨ける、成長機会の多い環境です。
働き方：
・従事するプロジェクトの開発フェーズによって変動はありますが、想定残業は月20h~30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
出張：年間1~2回程度の海外出張を想定
当社SoCテストシステムの主力製品であるV93000の生産立上げ・保守業務となります。
社内の開発・サプライチェーン部門、および製造サイトと連携し、新規製品の量産移管、生産性評価、およびリリース後の製造情報・品質管理についてご担当頂きます。
業務内容：
以下の業務内容を、開発・製造・カスタマーサポート等の関係部門と連携して進めて頂きます。
・製品開発における上流工程でのDFM活動（※）
※Design For Manufacturing : 製造・品質観点で、設計へのフィードバック
・社内外の生産サイトへの技術移管・量産立上げ
・製品リリース後の保守業務
変更の範囲：会社の定める業務
当ポジションのやりがい：
・製品設計の上流段階から量産・品質まで一貫して関わり、自身のフィードバックが実際の製造安定性や品質向上として形になる、影響力の大きなポジションです。
・当社主力製品であるV93000の量産立上げ・保守を担い、製品を安定して市場に届ける“生産の要”として事業を支える実感を得ることができます。
・開発、サプライチェーン、製造サイトと連携しながら技術移管や課題解決を推進することで、技術力に加えて調整力・全体最適の視点を磨ける、成長機会の多い環境です。
働き方：
・従事するプロジェクトの開発フェーズによって変動はありますが、想定残業は月20h~30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
出張：年間1~2回程度の海外出張を想定
求める経験 / スキル
必須条件：
・以下のいずれか
a - ハードウェアの開発・設計・評価業務の経験 ３年以上
b - ハードウェア製品の製造移管・保守業務経験 ３年以上
c - 製造技術の開発・立上げ経験 ３年以上
・英語でのコミュニケーション・ドキュメント作成が可能である事
（翻訳などツールを用いる形でも構わない。目安としてTOEIC 700点程度の英語能力を備えている事）
・クロスファンクショナルチームでの業務が苦にならない方
歓迎条件：
・EMSなど、製造受託会社への技術移管や量産立上げの経験
・製品の工程内対応、市場不具合対応の経験
・以下のいずれか
a - ハードウェアの開発・設計・評価業務の経験 ３年以上
b - ハードウェア製品の製造移管・保守業務経験 ３年以上
c - 製造技術の開発・立上げ経験 ３年以上
・英語でのコミュニケーション・ドキュメント作成が可能である事
（翻訳などツールを用いる形でも構わない。目安としてTOEIC 700点程度の英語能力を備えている事）
・クロスファンクショナルチームでの業務が苦にならない方
歓迎条件：
・EMSなど、製造受託会社への技術移管や量産立上げの経験
・製品の工程内対応、市場不具合対応の経験
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
勤務地
群馬県
想定年収
550 万円 ~ 1,100 万円
従業員数
7,241名
（国内2,209人、海外5,032人。2026年3月31日時点）
大手グループ半導体デバイスメーカー
仕事内容
■主な業務
・GaN-HEMTトランジスタのシミュレーションモデル開発
・顧客向けシミュレーションモデルの作成・提供
・高周波回路技術の開発
・GHz帯の高周波特性評価・解析
・数学を用いた計算・式作成・シミュレーション
■業務の特徴
・モデリング・シミュレーションを担うチームに配属。顧客が製品を使いこなすための技術的な「翻訳者」の役割を担います。
・デバイス設計やプロセス開発との連携を通じて、デバイスの物理からシステム応用までの広い視野が得られます。
・GaN-HEMTトランジスタのシミュレーションモデル開発
・顧客向けシミュレーションモデルの作成・提供
・高周波回路技術の開発
・GHz帯の高周波特性評価・解析
・数学を用いた計算・式作成・シミュレーション
■業務の特徴
・モデリング・シミュレーションを担うチームに配属。顧客が製品を使いこなすための技術的な「翻訳者」の役割を担います。
・デバイス設計やプロセス開発との連携を通じて、デバイスの物理からシステム応用までの広い視野が得られます。
求める経験 / スキル
【必須要件】
下記いずれかに該当する方
・半導体トランジスタのモデリング経験をお持ちの方
・高周波回路技術の開発経験をお持ちの方
【歓迎要件】
下記いずれか満たす方は特に歓迎いたします
・GaN-HEMTのモデリング経験
・GHz帯の高周波特性評価のご経験
・数学的バックグラウンド（計算・式作成・シミュレーション）
・顧客向けシミュレーションモデル作成のご経験
下記いずれかに該当する方
・半導体トランジスタのモデリング経験をお持ちの方
・高周波回路技術の開発経験をお持ちの方
【歓迎要件】
下記いずれか満たす方は特に歓迎いたします
・GaN-HEMTのモデリング経験
・GHz帯の高周波特性評価のご経験
・数学的バックグラウンド（計算・式作成・シミュレーション）
・顧客向けシミュレーションモデル作成のご経験
勤務地
複数あり
想定年収
450 万円 ~ 800 万円
大手グループ半導体デバイスメーカー
仕事内容
①携帯電話基地局向けGaN－HEMTを用いたデバイス、増幅器設計開発
②顧客向けドハティ増幅器の設計開発
③高周波シミュレータADS, MWOを用いた設計、解析
④試作品の高周波特性、信頼性評価
⑤高周波パッケージ開発、および生産技術
⑥パッケージ技術開発、試作、製造立上
⑦製造工程の問題に対する改善検討
＊保有スキルにより業務振り分けは可能。
■当社の化合物半導体
化合物半導体には、「ガリウム砒素・インジウムリン・窒化ガリウム」等の素材が使用されています。高速動作や受発光機能、熱に強い特性があり、大容量かつ高速の情報処理が可能です。
②顧客向けドハティ増幅器の設計開発
③高周波シミュレータADS, MWOを用いた設計、解析
④試作品の高周波特性、信頼性評価
⑤高周波パッケージ開発、および生産技術
⑥パッケージ技術開発、試作、製造立上
⑦製造工程の問題に対する改善検討
＊保有スキルにより業務振り分けは可能。
■当社の化合物半導体
化合物半導体には、「ガリウム砒素・インジウムリン・窒化ガリウム」等の素材が使用されています。高速動作や受発光機能、熱に強い特性があり、大容量かつ高速の情報処理が可能です。
求める経験 / スキル
以下のいずれかの経験をお持ちの方
・高周波、高出力増幅器の設計開発経験
・高周波(GHzオーダー)RF測定スキル
・高周波シミュレータADS、MWOを使った設計経験、電磁界解析経験
・高周波、高出力トランジスタ用パッケージ開発経験、または製造技術経験
・パッケージ製造装置の選定/導入/立上げ経験
・CAD等による作図経験
・機構部品の信頼性試験、解析
・高周波、高出力増幅器の設計開発経験
・高周波(GHzオーダー)RF測定スキル
・高周波シミュレータADS、MWOを使った設計経験、電磁界解析経験
・高周波、高出力トランジスタ用パッケージ開発経験、または製造技術経験
・パッケージ製造装置の選定/導入/立上げ経験
・CAD等による作図経験
・機構部品の信頼性試験、解析
勤務地
山梨県
想定年収
450 万円 ~ 800 万円
仕事内容
ポジション概要/役割：
当社SoCテストシステムの主力製品であるV93000の生産立上げ・保守業務となります。
社内の開発・サプライチェーン部門、および製造サイトと連携し、新規製品の量産移管、生産性評価、およびリリース後の製造情報・品質管理についてご担当頂きます。
業務内容：
以下の業務内容を、開発・製造・カスタマーサポート等の関係部門と連携して進めて頂きます。
・製品開発における上流工程でのDFM活動（※）
※Design For Manufacturing : 製造・品質観点で、設計へのフィードバック
・社内外の生産サイトへの技術移管・量産立上げ
・製品リリース後の保守業務
変更の範囲：会社の定める業務
当ポジションのやりがい：
・製品設計の上流段階から量産・品質まで一貫して関わり、自身のフィードバックが実際の製造安定性や品質向上として形になる、影響力の大きなポジションです。
・当社主力製品であるV93000の量産立上げ・保守を担い、製品を安定して市場に届ける“生産の要”として事業を支える実感を得ることができます。
・開発、サプライチェーン、製造サイトと連携しながら技術移管や課題解決を推進することで、技術力に加えて調整力・全体最適の視点を磨ける、成長機会の多い環境です。
働き方：
・従事するプロジェクトの開発フェーズによって変動はありますが、想定残業は月20h~30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
出張：年間1~2回程度の海外出張を想定
当社SoCテストシステムの主力製品であるV93000の生産立上げ・保守業務となります。
社内の開発・サプライチェーン部門、および製造サイトと連携し、新規製品の量産移管、生産性評価、およびリリース後の製造情報・品質管理についてご担当頂きます。
業務内容：
以下の業務内容を、開発・製造・カスタマーサポート等の関係部門と連携して進めて頂きます。
・製品開発における上流工程でのDFM活動（※）
※Design For Manufacturing : 製造・品質観点で、設計へのフィードバック
・社内外の生産サイトへの技術移管・量産立上げ
・製品リリース後の保守業務
変更の範囲：会社の定める業務
当ポジションのやりがい：
・製品設計の上流段階から量産・品質まで一貫して関わり、自身のフィードバックが実際の製造安定性や品質向上として形になる、影響力の大きなポジションです。
・当社主力製品であるV93000の量産立上げ・保守を担い、製品を安定して市場に届ける“生産の要”として事業を支える実感を得ることができます。
・開発、サプライチェーン、製造サイトと連携しながら技術移管や課題解決を推進することで、技術力に加えて調整力・全体最適の視点を磨ける、成長機会の多い環境です。
働き方：
・従事するプロジェクトの開発フェーズによって変動はありますが、想定残業は月20h~30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
出張：年間1~2回程度の海外出張を想定
求める経験 / スキル
必須条件：
・以下のいずれか
a - ハードウェアの開発・設計・評価業務の経験 ３年以上
b - ハードウェア製品の製造移管・保守業務経験 ３年以上
c - 製造技術の開発・立上げ経験 ３年以上
・英語でのコミュニケーション・ドキュメント作成が可能である事
（翻訳などツールを用いる形でも構わない。目安としてTOEIC 700点程度の英語能力を備えている事）
・クロスファンクショナルチームでの業務が苦にならない方
歓迎条件：
・EMSなど、製造受託会社への技術移管や量産立上げの経験
・製品の工程内対応、市場不具合対応の経験
・以下のいずれか
a - ハードウェアの開発・設計・評価業務の経験 ３年以上
b - ハードウェア製品の製造移管・保守業務経験 ３年以上
c - 製造技術の開発・立上げ経験 ３年以上
・英語でのコミュニケーション・ドキュメント作成が可能である事
（翻訳などツールを用いる形でも構わない。目安としてTOEIC 700点程度の英語能力を備えている事）
・クロスファンクショナルチームでの業務が苦にならない方
歓迎条件：
・EMSなど、製造受託会社への技術移管や量産立上げの経験
・製品の工程内対応、市場不具合対応の経験
勤務地
群馬県
想定年収
550 万円 ~ 1,100 万円
株式会社アドバンテスト
仕事内容
ポジション概要/役割：
製品の初期診断(電気試験)を担う組織として、そのなかでも発生する不具合に対しては、回路・部品レベルでの挙動を把握しながら、
不良要因を解析・特定・修復を行い、安定供給を維持する役割も担っています。
特に、需要変動や突発的な増産要請の際においても上記役割を確実に実行できる体制を構築すべく、
課題やリスクを早期に察知する仕組みづくりと見える化を推進し、試験・解析技術の構築など標準プロセスの確立を主導していただきます。
業務内容：
・不具合発生時の修復プロセス設計、技術資料・フロー整備
・新製品・次世代製品の試験・不良解析の確立、標準化と
関係部門へのフィードバック
・外部委託先への技術支援
変更の範囲：会社の定める業務
働き方：
・残業：月 20h程度
・フレックス／在宅勤務を実施中。※フルリモートは不可。
・出張：国内出張あり（群馬近郊、東北地方の協力会社、月頻度：1,2回程度）
製品の初期診断(電気試験)を担う組織として、そのなかでも発生する不具合に対しては、回路・部品レベルでの挙動を把握しながら、
不良要因を解析・特定・修復を行い、安定供給を維持する役割も担っています。
特に、需要変動や突発的な増産要請の際においても上記役割を確実に実行できる体制を構築すべく、
課題やリスクを早期に察知する仕組みづくりと見える化を推進し、試験・解析技術の構築など標準プロセスの確立を主導していただきます。
業務内容：
・不具合発生時の修復プロセス設計、技術資料・フロー整備
・新製品・次世代製品の試験・不良解析の確立、標準化と
関係部門へのフィードバック
・外部委託先への技術支援
変更の範囲：会社の定める業務
働き方：
・残業：月 20h程度
・フレックス／在宅勤務を実施中。※フルリモートは不可。
・出張：国内出張あり（群馬近郊、東北地方の協力会社、月頻度：1,2回程度）
求める経験 / スキル
必須条件：
・現状に捕らわれず、新しい技術、物事に興味がある方
・物事に疑問をもち、問題解決に向け意欲持って取り組める方
・現状の業務内容を整理し、標準化・仕組み化から改善に取り組んだ経験、または意欲のある方
歓迎条件：
・英語使用経験（業務使用経験あるとbetter）※参考値：TOEICスコア: 500点程度
・人とのコミュニケーションが好きなこと
・何らかの改善活動に取り組んだ経験のある方。
・電気・電子回路に関する基礎知識
当ポジションのやりがい：
・職場の雰囲気は良く、気軽に相談できる環境です。
・管理部門、開発部門との交流が多く、幅広い人脈、見識、経験が得られます。
・新製品・次世代製品に早期から関与し、将来の量産・安定生産を支える技術基盤づくりに貢献できます。
・チーム全体で技術を蓄積・共有していく風土があり、腰を据えて専門性を磨ける環境でもあります。
・定例業務が少なく、自ら考え、計画し、実行に移す業務も多いです。
・現状に捕らわれず、新しい技術、物事に興味がある方
・物事に疑問をもち、問題解決に向け意欲持って取り組める方
・現状の業務内容を整理し、標準化・仕組み化から改善に取り組んだ経験、または意欲のある方
歓迎条件：
・英語使用経験（業務使用経験あるとbetter）※参考値：TOEICスコア: 500点程度
・人とのコミュニケーションが好きなこと
・何らかの改善活動に取り組んだ経験のある方。
・電気・電子回路に関する基礎知識
当ポジションのやりがい：
・職場の雰囲気は良く、気軽に相談できる環境です。
・管理部門、開発部門との交流が多く、幅広い人脈、見識、経験が得られます。
・新製品・次世代製品に早期から関与し、将来の量産・安定生産を支える技術基盤づくりに貢献できます。
・チーム全体で技術を蓄積・共有していく風土があり、腰を据えて専門性を磨ける環境でもあります。
・定例業務が少なく、自ら考え、計画し、実行に移す業務も多いです。
勤務地
群馬県
想定年収
480 万円 ~ 950 万円
株式会社アドバンテスト
仕事内容
ポジション概要/役割：
製品の初期診断(電気試験)を担う組織として、そのなかでも発生する不具合に対しては、回路・部品レベルでの挙動を把握しながら、
不良要因を解析・特定・修復を行い、安定供給を維持する役割も担っています。
特に、需要変動や突発的な増産要請の際においても上記役割を確実に実行できる体制を構築すべく、
課題やリスクを早期に察知する仕組みづくりと見える化を推進し、試験・解析技術の構築など標準プロセスの確立を主導していただきます。
業務内容：
・不具合発生時の修復プロセス設計、技術資料・フロー整備
・新製品・次世代製品の試験・不良解析の確立、標準化と
関係部門へのフィードバック
・外部委託先への技術支援
変更の範囲：会社の定める業務
働き方：
・残業：月 20h程度
・フレックス／在宅勤務を実施中。※フルリモートは不可。
・出張：国内出張あり（群馬近郊、東北地方の協力会社、月頻度：1,2回程度）
製品の初期診断(電気試験)を担う組織として、そのなかでも発生する不具合に対しては、回路・部品レベルでの挙動を把握しながら、
不良要因を解析・特定・修復を行い、安定供給を維持する役割も担っています。
特に、需要変動や突発的な増産要請の際においても上記役割を確実に実行できる体制を構築すべく、
課題やリスクを早期に察知する仕組みづくりと見える化を推進し、試験・解析技術の構築など標準プロセスの確立を主導していただきます。
業務内容：
・不具合発生時の修復プロセス設計、技術資料・フロー整備
・新製品・次世代製品の試験・不良解析の確立、標準化と
関係部門へのフィードバック
・外部委託先への技術支援
変更の範囲：会社の定める業務
働き方：
・残業：月 20h程度
・フレックス／在宅勤務を実施中。※フルリモートは不可。
・出張：国内出張あり（群馬近郊、東北地方の協力会社、月頻度：1,2回程度）
求める経験 / スキル
必須条件：
・現状に捕らわれず、新しい技術、物事に興味がある方
・物事に疑問をもち、問題解決に向け意欲持って取り組める方
・現状の業務内容を整理し、標準化・仕組み化から改善に取り組んだ経験、または意欲のある方
歓迎条件：
・英語使用経験（業務使用経験あるとbetter）※参考値：TOEICスコア: 500点程度
・人とのコミュニケーションが好きなこと
・何らかの改善活動に取り組んだ経験のある方。
・電気・電子回路に関する基礎知識
当ポジションのやりがい：
・職場の雰囲気は良く、気軽に相談できる環境です。
・管理部門、開発部門との交流が多く、幅広い人脈、見識、経験が得られます。
・新製品・次世代製品に早期から関与し、将来の量産・安定生産を支える技術基盤づくりに貢献できます。
・チーム全体で技術を蓄積・共有していく風土があり、腰を据えて専門性を磨ける環境でもあります。
・定例業務が少なく、自ら考え、計画し、実行に移す業務も多いです。
・現状に捕らわれず、新しい技術、物事に興味がある方
・物事に疑問をもち、問題解決に向け意欲持って取り組める方
・現状の業務内容を整理し、標準化・仕組み化から改善に取り組んだ経験、または意欲のある方
歓迎条件：
・英語使用経験（業務使用経験あるとbetter）※参考値：TOEICスコア: 500点程度
・人とのコミュニケーションが好きなこと
・何らかの改善活動に取り組んだ経験のある方。
・電気・電子回路に関する基礎知識
当ポジションのやりがい：
・職場の雰囲気は良く、気軽に相談できる環境です。
・管理部門、開発部門との交流が多く、幅広い人脈、見識、経験が得られます。
・新製品・次世代製品に早期から関与し、将来の量産・安定生産を支える技術基盤づくりに貢献できます。
・チーム全体で技術を蓄積・共有していく風土があり、腰を据えて専門性を磨ける環境でもあります。
・定例業務が少なく、自ら考え、計画し、実行に移す業務も多いです。
勤務地
群馬県
想定年収
480 万円 ~ 950 万円
芝浦メカトロニクス株式会社
仕事内容
■業務概要：
〇開発エンジニアとして、半導体前工程用／半導体後工程用／マスク製造用／ウェハ製造用装置の研究開発・設計業務をお任せします。
…具体的には、
┣ 新規装置開発（電気設計からのアプローチ：24V制御系、I/O設計、セーフティ回路、配線設計、PLC設計、シーケンサ等）
※一部、簡易I/O基板やインターフェース基板レベルの回路設計も行います
┣ アナログ回路設計および動作検証
┣ 既存装置の課題解決
┗ 試験機の設計開発 等
〇本ポジションは事業部付けではなく、「全社技術本部」付けのポジションになりますので、担当装置は芝浦メカトロニクス社の全装置になります。故に幅広い装置に携わることができます。
〇入社後まずお任せする業務は、入社頂く方のご経験等に併せて決定します
【働き方】
残業時間は20～30h程で年間休日は120日以上ございます。
また平均勤続年数19.4年で有給取得日数実績も14日程度あり、ワークライフバランスを整えて働くことが出来る環境です。
【会社に関して】
当社は東証プライム上場の「半導体・フラットパネルディスプレイ・電子部品・光学薄膜」などの用途向けに製造装置の開発からサービスを行っている装置メーカーです。
海外売上比率は60％を超え、現地法人なども構えているグローバル企業で、高いシェア率を誇る製品も有しています。
現在は要素技術から製品の開発まで、積極的な研究開発活動を行なっていますが、今後はサービス事業の拡大なども行っていく予定です。
〇開発エンジニアとして、半導体前工程用／半導体後工程用／マスク製造用／ウェハ製造用装置の研究開発・設計業務をお任せします。
…具体的には、
┣ 新規装置開発（電気設計からのアプローチ：24V制御系、I/O設計、セーフティ回路、配線設計、PLC設計、シーケンサ等）
※一部、簡易I/O基板やインターフェース基板レベルの回路設計も行います
┣ アナログ回路設計および動作検証
┣ 既存装置の課題解決
┗ 試験機の設計開発 等
〇本ポジションは事業部付けではなく、「全社技術本部」付けのポジションになりますので、担当装置は芝浦メカトロニクス社の全装置になります。故に幅広い装置に携わることができます。
〇入社後まずお任せする業務は、入社頂く方のご経験等に併せて決定します
【働き方】
残業時間は20～30h程で年間休日は120日以上ございます。
また平均勤続年数19.4年で有給取得日数実績も14日程度あり、ワークライフバランスを整えて働くことが出来る環境です。
【会社に関して】
当社は東証プライム上場の「半導体・フラットパネルディスプレイ・電子部品・光学薄膜」などの用途向けに製造装置の開発からサービスを行っている装置メーカーです。
海外売上比率は60％を超え、現地法人なども構えているグローバル企業で、高いシェア率を誇る製品も有しています。
現在は要素技術から製品の開発まで、積極的な研究開発活動を行なっていますが、今後はサービス事業の拡大なども行っていく予定です。
求める経験 / スキル
【必須】
・装置、機械、機器、等における電気設計経験
【歓迎】
・装置／FA機器における電気設計の実務経験を有する方
・電気回路図の理解／作成
・装置立上げ／調整フェーズにおいて、関係者と連携しながら課題対応ができる方
・システム設計者と連携し、装置全体を考慮した電気設計ができる方
・装置、機械、機器、等における電気設計経験
【歓迎】
・装置／FA機器における電気設計の実務経験を有する方
・電気回路図の理解／作成
・装置立上げ／調整フェーズにおいて、関係者と連携しながら課題対応ができる方
・システム設計者と連携し、装置全体を考慮した電気設計ができる方
勤務地
神奈川県
想定年収
700 万円 ~ 1,200 万円
【半導体】モバイル・ディスプレイ産業
仕事内容
【主要業務 & 責務】
モバイル/ディスプレイ等に用いる高速インターフェースの回路設計から検証を担当いただきます。
主にMIPI C/D-PHY, LVDS Rx/Txのアナログフロントエンド設計からシミュレーションまで一貫して携わります。
【その他】
・顧客からの仕様に基づいたPHY構成の検討
・高速差動アンプ、PLL/DLL、CDR、 Equalizer回路の設計・検証
モバイル/ディスプレイ等に用いる高速インターフェースの回路設計から検証を担当いただきます。
主にMIPI C/D-PHY, LVDS Rx/Txのアナログフロントエンド設計からシミュレーションまで一貫して携わります。
【その他】
・顧客からの仕様に基づいたPHY構成の検討
・高速差動アンプ、PLL/DLL、CDR、 Equalizer回路の設計・検証
求める経験 / スキル
【MUST業界・業種】
・半導体設計業界経験 3年以上
・アナログ回路設計経験 3年以上
【MUSTスキル・経験】
・1Gbps以上の高速インターフェイスのPHY RxもしくはTx設計経験者
・高速差動アンプ、PLL/DLL、VCO、CDRいづれかの回路設計経験者
・EDAツール使用経験者
・半導体設計業界経験 3年以上
・アナログ回路設計経験 3年以上
【MUSTスキル・経験】
・1Gbps以上の高速インターフェイスのPHY RxもしくはTx設計経験者
・高速差動アンプ、PLL/DLL、VCO、CDRいづれかの回路設計経験者
・EDAツール使用経験者
勤務地
東京都
想定年収
500 万円 ~ 1,100 万円
外資系半導体メーカー
仕事内容
● NAND型フラッシュメモリのレイアウト設計業務
- アナログ回路およびデジタル回路のマニュアルによるレイアウト設計
- 機能回路ブロックおよび配線のフロアプラン設計
● CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築
● 共同開発パートナ、自社他拠点とのインターフェイス
- アナログ回路およびデジタル回路のマニュアルによるレイアウト設計
- 機能回路ブロックおよび配線のフロアプラン設計
● CADエンジニアとの共同でレイアウト設計環境の構築およびその検証環境の構築
● 共同開発パートナ、自社他拠点とのインターフェイス
求める経験 / スキル
【必須】
■マニュアルによるLSIレイアウト設計
■大規模-中規模周辺回路におけるフロアプラン検討～配置配線～検証の経験
■基礎的な英語力
【尚可】
■回路設計の知識
■半導体プロセス、デバイスの知識
■Script作成の経験 (Python, Bash, TCL等)
■レイアウト設計取りまとめ(leading)の経験
■マニュアルによるLSIレイアウト設計
■大規模-中規模周辺回路におけるフロアプラン検討～配置配線～検証の経験
■基礎的な英語力
【尚可】
■回路設計の知識
■半導体プロセス、デバイスの知識
■Script作成の経験 (Python, Bash, TCL等)
■レイアウト設計取りまとめ(leading)の経験
勤務地
複数あり
想定年収
800 万円 ~ 1,300 万円
外資系半導体メーカー
仕事内容
◆当社にて. 車載ユーザエクスペリエンスおよびADASアプリケーションの製品マーケティングをご担当いただきます。
•担当製品：主に電気電子アーキテクチャ、ボディ、およびADAS製品向けマイコン
•代理店、顧客（Tier1）、車両メーカー（OEM）への担当製品の売り込み活動
•担当製品の市場トレンド調査、担当商品の中長期売り上げ計画に関する活動
•社内関係者、本社製品部との調整・交渉業務
•担当製品：主に電気電子アーキテクチャ、ボディ、およびADAS製品向けマイコン
•代理店、顧客（Tier1）、車両メーカー（OEM）への担当製品の売り込み活動
•担当製品の市場トレンド調査、担当商品の中長期売り上げ計画に関する活動
•社内関係者、本社製品部との調整・交渉業務
求める経験 / スキル
【必須】
・マーケティングor FAE or エンジニアいずれかのご経験5年以上
・マイコン製品の経験/興味
・顧客サポート経験
・英語ビジネス
・コミュニケーション力・交渉力・チームワーカー
【歓迎】
・車載顧客対応・カスタマーサポートの経験
・海外での就業（留学）、外資系企業でのご経験
・マーケティングor FAE or エンジニアいずれかのご経験5年以上
・マイコン製品の経験/興味
・顧客サポート経験
・英語ビジネス
・コミュニケーション力・交渉力・チームワーカー
【歓迎】
・車載顧客対応・カスタマーサポートの経験
・海外での就業（留学）、外資系企業でのご経験
勤務地
東京都
想定年収
840 万円 ~ 1,250 万円
外資系半導体メーカー
仕事内容
■当社にて、民生・産業機器顧客向けに下記業務を担当頂きます。
・セキュリティ応用アプリケーションのシステム構成と、顧客トレンドに基づく、日本における半導体製品の地域販路戦略策定と実施（民生・産業機器顧客向け）
•直販・代理店チャネルビジネスを生かし、製品プロモーション、ポジショニングやプライシング戦略
•営業・FAEチームメンバーとの協業し、該当製品の業績（売り上げ・Design win）管理、プロジェクト管理、達成を担う
•日本市場調査、競合製品分析により、開発部隊へ新製品のポジション・価格・ロードマップの提案
•新製品リリースのため、トレードショー、ウェビナー、SNSなどのPR活動の参加。
•国内外のマーケティングメンバーや代理店と協業し案件発掘
•納期や生産キャパの獲得交渉
・セキュリティ応用アプリケーションのシステム構成と、顧客トレンドに基づく、日本における半導体製品の地域販路戦略策定と実施（民生・産業機器顧客向け）
•直販・代理店チャネルビジネスを生かし、製品プロモーション、ポジショニングやプライシング戦略
•営業・FAEチームメンバーとの協業し、該当製品の業績（売り上げ・Design win）管理、プロジェクト管理、達成を担う
•日本市場調査、競合製品分析により、開発部隊へ新製品のポジション・価格・ロードマップの提案
•新製品リリースのため、トレードショー、ウェビナー、SNSなどのPR活動の参加。
•国内外のマーケティングメンバーや代理店と協業し案件発掘
•納期や生産キャパの獲得交渉
求める経験 / スキル
【必須】
・半導体業界のご経験3年以上
・民生・産機業界の経験、マーケティング、プロジェクト管理の経験2年以上
・ビジネスレベルの英語力（オンライン会議等で発言できるレベルの英語力）
・ハードウェアまたはソフトウェアのサポート経験がある方
・コミュニケーション力・交渉力があり、チームプレイヤーで、ロジカルシンキング
【尚可】
・セキュリティのトレンド・技術に見識がある方
・FAEの経験
・海外留学/就業経験
・半導体業界のご経験3年以上
・民生・産機業界の経験、マーケティング、プロジェクト管理の経験2年以上
・ビジネスレベルの英語力（オンライン会議等で発言できるレベルの英語力）
・ハードウェアまたはソフトウェアのサポート経験がある方
・コミュニケーション力・交渉力があり、チームプレイヤーで、ロジカルシンキング
【尚可】
・セキュリティのトレンド・技術に見識がある方
・FAEの経験
・海外留学/就業経験
勤務地
東京都
想定年収
720 万円 ~ 1,050 万円
アポロ技研株式会社
仕事内容
◆自動車、家電、精密機械、通信機器、化粧品業界等の偏りが無い、
幅広い業界との取引により外部環境の変化にも柔軟に対応して、
安定した業績を誇っている会社です。
【業務内容】
大手メーカーの新製品開発に伴う部品選定や電子回路図作成等をお任せします。
〇プロジェクト（案件）のマネジメント（受注案件の進捗・予実管理）
〇プロジェクトメンバーのマネジメント（スキル管理、育成）
〇業務支援（受注案件の要件定義、設計支援）
〇顧客との折衝と提案
【具体的には】
◆通信インフラ機器
◆産業機器
◆医用機器の各種制御ユニット,インターフェースユニット,電源ユニット
◆通信インフラ機器のIoT端末,ゲートウェイ
◆測定機器,ロガー
◆各種センサーユニット
など
【身に付くスキル】
色々な製品の設計業務に携わることができ、
養ってきた技術を生かせる環境があり、新しい技術を学ぶ機会がありスキルアップに繋がります。
ハードウェア設計力 、FPGAプログラム力、デジタル設計力、アナログ設計力 、電源設計力、ファームウェア設計力、顧客折衝力、量産設計力、仕様策定力など
【当社特徴】
安心の経営基盤：
キヤノン、ソニーなどの大手電機メーカとの信頼関係が構築されている。
高度な技術を保有しており、世の中にまだない完成品に対する基板や電子部品の試作から量産まで提案可能。
顧客へのカスタマイズ対応：
少ロットや短納期の案件であっても対応可能で、小回りの利くところもお客様に喜ばれています。
幅広い業界との取引により外部環境の変化にも柔軟に対応して、
安定した業績を誇っている会社です。
【業務内容】
大手メーカーの新製品開発に伴う部品選定や電子回路図作成等をお任せします。
〇プロジェクト（案件）のマネジメント（受注案件の進捗・予実管理）
〇プロジェクトメンバーのマネジメント（スキル管理、育成）
〇業務支援（受注案件の要件定義、設計支援）
〇顧客との折衝と提案
【具体的には】
◆通信インフラ機器
◆産業機器
◆医用機器の各種制御ユニット,インターフェースユニット,電源ユニット
◆通信インフラ機器のIoT端末,ゲートウェイ
◆測定機器,ロガー
◆各種センサーユニット
など
【身に付くスキル】
色々な製品の設計業務に携わることができ、
養ってきた技術を生かせる環境があり、新しい技術を学ぶ機会がありスキルアップに繋がります。
ハードウェア設計力 、FPGAプログラム力、デジタル設計力、アナログ設計力 、電源設計力、ファームウェア設計力、顧客折衝力、量産設計力、仕様策定力など
【当社特徴】
安心の経営基盤：
キヤノン、ソニーなどの大手電機メーカとの信頼関係が構築されている。
高度な技術を保有しており、世の中にまだない完成品に対する基板や電子部品の試作から量産まで提案可能。
顧客へのカスタマイズ対応：
少ロットや短納期の案件であっても対応可能で、小回りの利くところもお客様に喜ばれています。
求める経験 / スキル
～業界未経験歓迎～
【必須条件】
〇回路設計の経験をお持ちの方
【歓迎条件】
〇ハードウェア全般、ソフトウェア、製造の知見がある方
〇FPGA論理設計（経験、分野は不問）
※メーカーの設計部門や技術派遣で経験を積んだ方まで幅広い経験の方が活躍してます。
【必須条件】
〇回路設計の経験をお持ちの方
【歓迎条件】
〇ハードウェア全般、ソフトウェア、製造の知見がある方
〇FPGA論理設計（経験、分野は不問）
※メーカーの設計部門や技術派遣で経験を積んだ方まで幅広い経験の方が活躍してます。
勤務地
神奈川県
想定年収
600 万円 ~ 800 万円
ネオアーク株式会社
仕事内容
・露光装置や磁気光学効果測定装置などの回路設計業務。
・最終的には組立、出荷手配、納品までを担当。
・最終的には組立、出荷手配、納品までを担当。
求める経験 / スキル
■必須条件：
・電気・電子回路に関する知識をお持ちの方
■歓迎条件：
・光学設計の知識、実務経験
・モノづくりがお好きな方
・精密機器、計測器、測定器に関する知識
・電気・電子回路に関する知識をお持ちの方
■歓迎条件：
・光学設計の知識、実務経験
・モノづくりがお好きな方
・精密機器、計測器、測定器に関する知識
勤務地
東京都
想定年収
420 万円 ~ 550 万円
仕事内容
【ミッション】
当社の設計部門における構造的課題（高負荷・属人化・標準化不足）を解決し、持続可能な開発体制を構築すること。
単なる管理職ではなく、設計組織の再建・進化をリードいただくポジションです。
【業務内容】
■設計組織の再建
設計業務の負荷構造の可視化および是正、残業・出張過多の是正、属人化の排除とチーム化推進
■制御設計体制の再構築
PLC（ラダー等）とPC制御（C#等）の役割整理、設計フローの再定義、制御設計の標準化・共通化推進
■プロジェクトマネジメント強化
受注前レビューへの参画、設計工数見積の精度向上、現実的な納期設定の推進
■技術基盤の整備
PLCテンプレート化、C#共通基盤構築、設計ナレッジの蓄積と展開
■人材育成・組織構築
若手・中堅の育成、技術伝承の仕組み化、設計部の組織強化
当社の設計部門における構造的課題（高負荷・属人化・標準化不足）を解決し、持続可能な開発体制を構築すること。
単なる管理職ではなく、設計組織の再建・進化をリードいただくポジションです。
【業務内容】
■設計組織の再建
設計業務の負荷構造の可視化および是正、残業・出張過多の是正、属人化の排除とチーム化推進
■制御設計体制の再構築
PLC（ラダー等）とPC制御（C#等）の役割整理、設計フローの再定義、制御設計の標準化・共通化推進
■プロジェクトマネジメント強化
受注前レビューへの参画、設計工数見積の精度向上、現実的な納期設定の推進
■技術基盤の整備
PLCテンプレート化、C#共通基盤構築、設計ナレッジの蓄積と展開
■人材育成・組織構築
若手・中堅の育成、技術伝承の仕組み化、設計部の組織強化
求める経験 / スキル
【必須要件】※履歴書には写真が必須となります
・装置メーカーまたはFA業界における設計経験
・PLC制御および制御設計の理解
・設計部門のマネジメント経験
【歓迎要件】
・PLC＋PC制御（C#等）の両方の知見
・設計標準化・モジュール化の経験
・組織改革・立て直しの経験
・海外案件・立上げ経験
【求める人物像】
・困難な状況でも現場を立て直した経験をお持ちの方
・技術・組織・プロセスを横断して改善できる方
・営業・経営と対等に議論できる方
・属人化を排し、仕組みで回す組織を作れる方
・装置メーカーまたはFA業界における設計経験
・PLC制御および制御設計の理解
・設計部門のマネジメント経験
【歓迎要件】
・PLC＋PC制御（C#等）の両方の知見
・設計標準化・モジュール化の経験
・組織改革・立て直しの経験
・海外案件・立上げ経験
【求める人物像】
・困難な状況でも現場を立て直した経験をお持ちの方
・技術・組織・プロセスを横断して改善できる方
・営業・経営と対等に議論できる方
・属人化を排し、仕組みで回す組織を作れる方
従業員数
533名
（単体：96名）
勤務地
埼玉県
想定年収
900 万円 ~ 1,500 万円
従業員数
533名
（単体：96名）
Nextorage株式会社
仕事内容
PCIe/SATA SSD、メモリーカード、カードリーダーなどの商品開発プロジェクトリーダー。
海外のODMベンダーとやり取りを行いながら、社内エンジニアと協力して商品開発プロジェクトをリーディングしてもらいます。
将来的には商品の企画立案まで業務の幅を広げてもらいたいと考えています。
海外のODMベンダーとやり取りを行いながら、社内エンジニアと協力して商品開発プロジェクトをリーディングしてもらいます。
将来的には商品の企画立案まで業務の幅を広げてもらいたいと考えています。
求める経験 / スキル
・商品プロジェクトのマネジメント
・英語力（目安TOEIC600点）
【歓迎】
・海外ベンダとの英語を使用した業務
・中国語でのコミュニケーション
・英語力（目安TOEIC600点）
【歓迎】
・海外ベンダとの英語を使用した業務
・中国語でのコミュニケーション
従業員数
54名
（2026年2月現在）
勤務地
神奈川県
想定年収
500 万円 ~ 900 万円
従業員数
54名
（2026年2月現在）
株式会社キャストリコ
仕事内容
◆職務概要◆
株式会社キャストリコの社員としてメーカー等顧客企業に常駐、もしくは自社内受託案件において、技術業務に従事いただきます。
◆職務詳細◆
・ソフトウェアエンジニアをお任せいたします。
・半導体検査装置ミドルウェア/アプリケーションソフト/車載系ソフト/プリンター/タッチパネルソフトの開発などにの業務をお任せします
・使用言語：C言語/C++、組込みLinux、RTOS、Java、Python、HTML、CSS、JavaScript、PHP、SQL
・使用OS：Windows、Linux、CentOS、Android、iOSなど
◆エンジニアとしてのご活躍例◆
・今までの経験を活かし、最後まで専門エンジニアスペシャリストとして活躍したいと思いご入社された方
・エンジニアのスキルをもっと磨きたい、市場価値をあげたいと思いご入社された方
・手当や福利厚生が充実している安定企業で腰を据えて働きたいと思いご入社された方
◆働く環境◆
全社平均残業時間：約20時間
年間休日 ：124日程度
社内体制 ：エンジニアに寄り添う風土が定着、WLBもしっかり大切にできる環境
◆想い◆
当社は、エンジニアリング、システム、プロダクツの3つの事業を有機的に連携させ、技術力を通じて社会に貢献することを使命としています。垣根のない協力体制を強みとし、多様な技術者が一丸となってお客様の課題に最適なソリューションを提案しています。次世代に向けて高い技術力を磨き続けるとともに、技術者の自立とキャリア形成を支援し、社会・お客様・社員の三者が共に成長できる関係を目指しています。
株式会社キャストリコの社員としてメーカー等顧客企業に常駐、もしくは自社内受託案件において、技術業務に従事いただきます。
◆職務詳細◆
・ソフトウェアエンジニアをお任せいたします。
・半導体検査装置ミドルウェア/アプリケーションソフト/車載系ソフト/プリンター/タッチパネルソフトの開発などにの業務をお任せします
・使用言語：C言語/C++、組込みLinux、RTOS、Java、Python、HTML、CSS、JavaScript、PHP、SQL
・使用OS：Windows、Linux、CentOS、Android、iOSなど
◆エンジニアとしてのご活躍例◆
・今までの経験を活かし、最後まで専門エンジニアスペシャリストとして活躍したいと思いご入社された方
・エンジニアのスキルをもっと磨きたい、市場価値をあげたいと思いご入社された方
・手当や福利厚生が充実している安定企業で腰を据えて働きたいと思いご入社された方
◆働く環境◆
全社平均残業時間：約20時間
年間休日 ：124日程度
社内体制 ：エンジニアに寄り添う風土が定着、WLBもしっかり大切にできる環境
◆想い◆
当社は、エンジニアリング、システム、プロダクツの3つの事業を有機的に連携させ、技術力を通じて社会に貢献することを使命としています。垣根のない協力体制を強みとし、多様な技術者が一丸となってお客様の課題に最適なソリューションを提案しています。次世代に向けて高い技術力を磨き続けるとともに、技術者の自立とキャリア形成を支援し、社会・お客様・社員の三者が共に成長できる関係を目指しています。
求める経験 / スキル
※ポジションによって異なるため、別途ご説明いたします。
従業員数
132名
勤務地
複数あり
想定年収
550 万円 ~ 750 万円
従業員数
132名
株式会社キャストリコ
仕事内容
◆職務概要◆
株式会社キャストリコの社員としてメーカー等顧客企業に常駐、もしくは自社内受託案件において、技術業務に従事いただきます。
◆職務詳細◆
ハードウェアエンジニア（FPGA-LSI）をお任せいたします。
・FPGA ASIC Custom LSIの設計／デバッグ／評価などにかかわる業務をお任せします
・開発主要分野：画像表示装置／システム、画像検査装置、モバイルネットワーク、メモリなど
・開発環境：Verilog HDL、VHDLなど
◆エンジニアとしてのご活躍例◆
・今までの経験を活かし、最後まで専門エンジニアスペシャリストとして活躍したいと思いご入社された方
・エンジニアのスキルをもっと磨きたい、市場価値をあげたいと思いご入社された方
・手当や福利厚生が充実している安定企業で腰を据えて働きたいと思いご入社された方
◆働く環境◆
全社平均残業時間：約20時間
年間休日 ：124日程度
社内体制 ：エンジニアに寄り添う風土が定着、WLBもしっかり大切にできる環境
◆想い◆
当社は、エンジニアリング、システム、プロダクツの3つの事業を有機的に連携させ、技術力を通じて社会に貢献することを使命としています。垣根のない協力体制を強みとし、多様な技術者が一丸となってお客様の課題に最適なソリューションを提案しています。次世代に向けて高い技術力を磨き続けるとともに、技術者の自立とキャリア形成を支援し、社会・お客様・社員の三者が共に成長できる関係を目指しています。
株式会社キャストリコの社員としてメーカー等顧客企業に常駐、もしくは自社内受託案件において、技術業務に従事いただきます。
◆職務詳細◆
ハードウェアエンジニア（FPGA-LSI）をお任せいたします。
・FPGA ASIC Custom LSIの設計／デバッグ／評価などにかかわる業務をお任せします
・開発主要分野：画像表示装置／システム、画像検査装置、モバイルネットワーク、メモリなど
・開発環境：Verilog HDL、VHDLなど
◆エンジニアとしてのご活躍例◆
・今までの経験を活かし、最後まで専門エンジニアスペシャリストとして活躍したいと思いご入社された方
・エンジニアのスキルをもっと磨きたい、市場価値をあげたいと思いご入社された方
・手当や福利厚生が充実している安定企業で腰を据えて働きたいと思いご入社された方
◆働く環境◆
全社平均残業時間：約20時間
年間休日 ：124日程度
社内体制 ：エンジニアに寄り添う風土が定着、WLBもしっかり大切にできる環境
◆想い◆
当社は、エンジニアリング、システム、プロダクツの3つの事業を有機的に連携させ、技術力を通じて社会に貢献することを使命としています。垣根のない協力体制を強みとし、多様な技術者が一丸となってお客様の課題に最適なソリューションを提案しています。次世代に向けて高い技術力を磨き続けるとともに、技術者の自立とキャリア形成を支援し、社会・お客様・社員の三者が共に成長できる関係を目指しています。
求める経験 / スキル
※ポジションによって異なるため、別途ご説明いたします。
従業員数
132名
勤務地
複数あり
想定年収
550 万円 ~ 750 万円
従業員数
132名
仕事内容
■仕様検討■基本設計■詳細設計、図面作成
半導体向け装置に使用される電動バルブの電子制御機能の開発。
主に電気・電子基板の開発を仕様検討から図面作成、評価、量産移行までの業務を担当していただきます。
半導体向け装置に使用される電動バルブの電子制御機能の開発。
主に電気・電子基板の開発を仕様検討から図面作成、評価、量産移行までの業務を担当していただきます。
求める経験 / スキル
【必須要件】
■回路設計及びソフトウエアの設計・開発経験
※業界・担当製品不問
【歓迎要件】
下記の経験者を有する方（どれか一つでも）
・デジタル回路設計
・アナログ回路設計
・モータ制御回路設計
・電気・電気基板設計仕様検討
・電気・電子基板評価
■回路設計及びソフトウエアの設計・開発経験
※業界・担当製品不問
【歓迎要件】
下記の経験者を有する方（どれか一つでも）
・デジタル回路設計
・アナログ回路設計
・モータ制御回路設計
・電気・電気基板設計仕様検討
・電気・電子基板評価
勤務地
群馬県
想定年収
500 万円 ~ 700 万円
株式会社協同電子
仕事内容
電子プリント基板の設計・製造、産業機器用制御盤・電子機器の組立、LED応用製品の設計・製造を手掛ける同社にて、
電子機器や制御盤、プリント基板の回路設計や基盤設計を担当して頂きます。
電子機器や制御盤、プリント基板の回路設計や基盤設計を担当して頂きます。
求める経験 / スキル
【必須】
・電子回路、電子基板の設計、開発経験がある方
【歓迎】
・電子機器業界の経験がある方
・電子回路、電子基板の設計、開発経験がある方
【歓迎】
・電子機器業界の経験がある方
従業員数
82名
（※派遣社員も含む）
勤務地
愛知県
想定年収
500 万円 ~ 700 万円
従業員数
82名
（※派遣社員も含む）
サンディスク合同会社
仕事内容
■仕事概要
3D NANDの製品・技術開発を担当頂きます。
主に四日市の開発ラインで作られたウェハのメモリセル、およびそれを駆動する周辺回路やトランジスタを電気的に測定・解析し、プロセス開発、製品の性能・信頼性向上のための技術開発を行います。
国内、海外他拠点を含むプロセス、テスト、設計等のチームとも仕事を分担して、共同で開発を行います。
■具体的な業務内容
下記業務をチームで分担します。
Cell Device:
- 次世代フラッシュメモリ評価。特にセルアレイ動作電圧/タイミングの最適化と信頼性評価
- セルアレイ特性評価結果に基づいた製造プロセス改善への貢献
- セルアレイ特性の量産ばらつきに関する統計的解析
- セルアレイ特性評価テストプログラムの開発
- 初期故障（DPPM）改善のためのスクリーニング・テストの開発
- 電気的手法による故障解析
- 上記に関する海外拠点との協業
- 製品化のステアリング
CMOS Device:
-次世代CMOS (トランジスタおよび受動素子)の電気的評価・解析
-次世代CMOS開発用TEG設計・Design Rule策定
-量産移管に向けたCMOS特性改善(信頼性改善、ばらつき改善など)
-CMOS起因の製品歩留改善のための電気的評価、Spotfire等を用いた統計データ解析
-DPPM(顧客・市場不良率)改善のためのスクリーニング・ストレステストの開発
-後工程拠点(海外)と前工程工場(国内)とのインターフェース業務
■当社で半導体エンジニアとして働く魅力
・本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報を、いち早く入手し、開発に生かすことができます。最先端の技術を活用し、時代をリードする最先端の製品開発を行うことが可能です。
・比較的業務の幅、裁量が広く、技術の提案等を行うことができます。狭い範囲の決められた仕事をこなすのではないため、技術者としてのレベルアップを図りやすい環境が整っています。
3D NANDの製品・技術開発を担当頂きます。
主に四日市の開発ラインで作られたウェハのメモリセル、およびそれを駆動する周辺回路やトランジスタを電気的に測定・解析し、プロセス開発、製品の性能・信頼性向上のための技術開発を行います。
国内、海外他拠点を含むプロセス、テスト、設計等のチームとも仕事を分担して、共同で開発を行います。
■具体的な業務内容
下記業務をチームで分担します。
Cell Device:
- 次世代フラッシュメモリ評価。特にセルアレイ動作電圧/タイミングの最適化と信頼性評価
- セルアレイ特性評価結果に基づいた製造プロセス改善への貢献
- セルアレイ特性の量産ばらつきに関する統計的解析
- セルアレイ特性評価テストプログラムの開発
- 初期故障（DPPM）改善のためのスクリーニング・テストの開発
- 電気的手法による故障解析
- 上記に関する海外拠点との協業
- 製品化のステアリング
CMOS Device:
-次世代CMOS (トランジスタおよび受動素子)の電気的評価・解析
-次世代CMOS開発用TEG設計・Design Rule策定
-量産移管に向けたCMOS特性改善(信頼性改善、ばらつき改善など)
-CMOS起因の製品歩留改善のための電気的評価、Spotfire等を用いた統計データ解析
-DPPM(顧客・市場不良率)改善のためのスクリーニング・ストレステストの開発
-後工程拠点(海外)と前工程工場(国内)とのインターフェース業務
■当社で半導体エンジニアとして働く魅力
・本社がシリコンバレーにあるため、世界の半導体に関する最先端の情報を、いち早く入手し、開発に生かすことができます。最先端の技術を活用し、時代をリードする最先端の製品開発を行うことが可能です。
・比較的業務の幅、裁量が広く、技術の提案等を行うことができます。狭い範囲の決められた仕事をこなすのではないため、技術者としてのレベルアップを図りやすい環境が整っています。
求める経験 / スキル
＜必須＞
■数年以上の半導体デバイス/不良解析/テストいずれかの経験
■英語での技術的な会話・技術レポート作成
＜歓迎＞
■C, C++, Python, Java等のコンピュータ言語の深い知識と経験
■大規模データ分析の経験
■NANDフラッシュまたはDRAMデバイスでの業務経験
■数年以上の半導体デバイス/不良解析/テストいずれかの経験
■英語での技術的な会話・技術レポート作成
＜歓迎＞
■C, C++, Python, Java等のコンピュータ言語の深い知識と経験
■大規模データ分析の経験
■NANDフラッシュまたはDRAMデバイスでの業務経験
従業員数
1,300名
（2025年11月現在）
勤務地
神奈川県
想定年収
500 万円 ~ 1,300 万円
従業員数
1,300名
（2025年11月現在）
外資系半導体メーカー
仕事内容
・Design analog and mixed-signal circuits meeting architectural requirements and technical specifications
・Contribute to the architectural definition of the design and chip integration
・Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Support other projects as needed by management or as business needs change
・Contribute to the architectural definition of the design and chip integration
・Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Support other projects as needed by management or as business needs change
求める経験 / スキル
【Qualifications & Requirements】
・M.S. in Electrical Engineering or related field with minimum 15 years of related experience, or Ph.D. in Electrical Engineering with minimum 12 years of related experience, or Bachelor of Science with minimum 18 years of related experience.
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
・Integer-N and fractional-N PLL
・Sigma-Delta ADCs
・Temperature sensor
・Analog and digital filters
・Quartz or MEMS oscillator
・Sub-threshold circuits
・Low noise regulator and bandgap
・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
・M.S. in Electrical Engineering or related field with minimum 15 years of related experience, or Ph.D. in Electrical Engineering with minimum 12 years of related experience, or Bachelor of Science with minimum 18 years of related experience.
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
・Integer-N and fractional-N PLL
・Sigma-Delta ADCs
・Temperature sensor
・Analog and digital filters
・Quartz or MEMS oscillator
・Sub-threshold circuits
・Low noise regulator and bandgap
・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
勤務地
東京都
想定年収
800 万円 ~ 2,500 万円
ソニーセミコンダクタソリューションズ株式会社
仕事内容
■部署 / チームのミッション
ソニーの半導体ビジネスを支えるCMOSイメージセンサーの商品開発を行っており、主にデジタル回路設計および製品評価を中心に、商品企画から量産サポートまでを一気通貫に担当しています。商品性に関わる要件開発から、機能仕様策定、デジタル回路設計、評価と試作/量産立ち上げを通じて、唯一無二の映像体験を提供することに寄与しています。
■業務内容
商品戦略～顧客窓口を担うビジネス部署と共に決めた企画に基づく商品要件をベースに、機能要件の開発、機能仕様の策定、デジタル回路設計および検証を遂行します。 設計後は測定及び評価チームと協業すると共に、自社工場における試作立ち上げのサポートも行います。 また、現行品の開発と並行し、中長期的な視点での次世代CMOSイメージセンサーの開発検討、および設計に際した最新の設計技術・EDAツールの導入による設計品質/TAT向上の役割も担います。商品に関わるプロジェクトの遂行時、および設計環境改善の業務を共通して、部署を跨いだ議論はもちろん、顧客やEDAベンダーとの議論の場にも立つこともあり、広い視野と高い技術力、対人能力が求められます。
■想定ポジション
これまでのキャリアに応じて下記のいずれかを担当頂きます。
・CMOSイメージセンサーのデジタル設計全体を推進する設計リーダー
・要件に応じたイメージセンサーのデジタル回路のアーキテクチャーを検討するシステムアーキテクト
・イメージセンサーに搭載されるサブブロックのブロック設計リーダー、または設計担当者
■職場雰囲気
職場は20代の若手エンジニア～50代のベテランエンジニアまで揃っていて活気があります。 顧客からの要求仕様に対して、どう設計仕様に落とし込めるのか、設計検討段階からさまざまな課題を解決しながら開発を進めています。 単なるデジタル設計ではなく、センサー内部のアーキテクチャと顧客のカメラシステムのアーキテクチャの両面でどうあるべきかエンジニア同士で議論しながら開発しています。 開発スケジュールはタイトですが広く手に取られる最終製品に直ちに搭載されるため、世の中への貢献を実感しやすい職場です。
■描けるキャリアパス
CMOSイメージセンサーのデジタル回路設計スキルとセンサー内部のアーキテクチャ構築のスキル、機能検証技術を習得できます。技術力を活かして設計・検証のスペシャリストや、顧客との交渉を重ね仕様に落とし込むシステムアーキテクトのキャリアを描くことも可能です。また、デジタルだけでなく、アナログ・画素も含んだ多様なカテゴリの人とプロジェクトを推進するプロジェクトマネジメントなど、多様なキャリアパスを描くことができます。センサー開発全般を習得したエンジニアとして、世界初となる人間の目を超えるセンサーを世に提供できます。
■求人部署からのメッセージ
ソニーのCMOSイメージセンサーは、スマートフォン、デジタルスチルカメラ、カムコーダ、監視/産機カメラ、PCカメラ等すでに多くの分野で使用され、高速・高画質を活かしたカメラの実現に貢献しています。我々の職場では主にスマートフォン向けの新規開発CMOSイメージセンサーのデジタル回路設計業務を行っています。イメージング・センシング両方の領域で新規開発したソニーCMOSイメージセンサーを世の中に実際に送り出すというすばらしい感動体験を一緒に味わってみませんか？
ソニーの半導体ビジネスを支えるCMOSイメージセンサーの商品開発を行っており、主にデジタル回路設計および製品評価を中心に、商品企画から量産サポートまでを一気通貫に担当しています。商品性に関わる要件開発から、機能仕様策定、デジタル回路設計、評価と試作/量産立ち上げを通じて、唯一無二の映像体験を提供することに寄与しています。
■業務内容
商品戦略～顧客窓口を担うビジネス部署と共に決めた企画に基づく商品要件をベースに、機能要件の開発、機能仕様の策定、デジタル回路設計および検証を遂行します。 設計後は測定及び評価チームと協業すると共に、自社工場における試作立ち上げのサポートも行います。 また、現行品の開発と並行し、中長期的な視点での次世代CMOSイメージセンサーの開発検討、および設計に際した最新の設計技術・EDAツールの導入による設計品質/TAT向上の役割も担います。商品に関わるプロジェクトの遂行時、および設計環境改善の業務を共通して、部署を跨いだ議論はもちろん、顧客やEDAベンダーとの議論の場にも立つこともあり、広い視野と高い技術力、対人能力が求められます。
■想定ポジション
これまでのキャリアに応じて下記のいずれかを担当頂きます。
・CMOSイメージセンサーのデジタル設計全体を推進する設計リーダー
・要件に応じたイメージセンサーのデジタル回路のアーキテクチャーを検討するシステムアーキテクト
・イメージセンサーに搭載されるサブブロックのブロック設計リーダー、または設計担当者
■職場雰囲気
職場は20代の若手エンジニア～50代のベテランエンジニアまで揃っていて活気があります。 顧客からの要求仕様に対して、どう設計仕様に落とし込めるのか、設計検討段階からさまざまな課題を解決しながら開発を進めています。 単なるデジタル設計ではなく、センサー内部のアーキテクチャと顧客のカメラシステムのアーキテクチャの両面でどうあるべきかエンジニア同士で議論しながら開発しています。 開発スケジュールはタイトですが広く手に取られる最終製品に直ちに搭載されるため、世の中への貢献を実感しやすい職場です。
■描けるキャリアパス
CMOSイメージセンサーのデジタル回路設計スキルとセンサー内部のアーキテクチャ構築のスキル、機能検証技術を習得できます。技術力を活かして設計・検証のスペシャリストや、顧客との交渉を重ね仕様に落とし込むシステムアーキテクトのキャリアを描くことも可能です。また、デジタルだけでなく、アナログ・画素も含んだ多様なカテゴリの人とプロジェクトを推進するプロジェクトマネジメントなど、多様なキャリアパスを描くことができます。センサー開発全般を習得したエンジニアとして、世界初となる人間の目を超えるセンサーを世に提供できます。
■求人部署からのメッセージ
ソニーのCMOSイメージセンサーは、スマートフォン、デジタルスチルカメラ、カムコーダ、監視/産機カメラ、PCカメラ等すでに多くの分野で使用され、高速・高画質を活かしたカメラの実現に貢献しています。我々の職場では主にスマートフォン向けの新規開発CMOSイメージセンサーのデジタル回路設計業務を行っています。イメージング・センシング両方の領域で新規開発したソニーCMOSイメージセンサーを世の中に実際に送り出すというすばらしい感動体験を一緒に味わってみませんか？
求める経験 / スキル
■必須
・半導体のデジタル回路の設計(もしくは検証)業務を3年以上経験されている方
※半導体の種類は問いませんが、ASIC経験必須(FPGAのみの設計経験は不可)
・業務に関する英語のドキュメントを読んで理解でき、かつ英文での報告資料作成が可能
・TOEIC700点以上
■尚可
・CMOSイメージセンサー(もしくはデジタル・アナログ混載LSI)の設計経験
・RTL設計経験
・アナログ回路の基礎知識
・デジタル、アナログ協調検証知識
・高速シリアルインターフェース(MIPI,USB etc)設計経験
・ソフトウェア知識
・ChipTOPレイアウトフロアプラン構築経験
・デジタル回路のP&R設計経験
・セキュリティに関する業務経験
・商品企画から設計、評価、量産の一通りの業務経験
・電話会議などで英語による技術的コミュニケーションが可能（特に半導体関連)
・韓国語・中国語のドキュメントを読んで理解できる
・半導体のデジタル回路の設計(もしくは検証)業務を3年以上経験されている方
※半導体の種類は問いませんが、ASIC経験必須(FPGAのみの設計経験は不可)
・業務に関する英語のドキュメントを読んで理解でき、かつ英文での報告資料作成が可能
・TOEIC700点以上
■尚可
・CMOSイメージセンサー(もしくはデジタル・アナログ混載LSI)の設計経験
・RTL設計経験
・アナログ回路の基礎知識
・デジタル、アナログ協調検証知識
・高速シリアルインターフェース(MIPI,USB etc)設計経験
・ソフトウェア知識
・ChipTOPレイアウトフロアプラン構築経験
・デジタル回路のP&R設計経験
・セキュリティに関する業務経験
・商品企画から設計、評価、量産の一通りの業務経験
・電話会議などで英語による技術的コミュニケーションが可能（特に半導体関連)
・韓国語・中国語のドキュメントを読んで理解できる
従業員数
8,100名
（2022年4月1日現在）
勤務地
神奈川県
想定年収
600 万円 ~ 1,300 万円
従業員数
8,100名
（2022年4月1日現在）
外資系半導体メーカー
仕事内容
・Developing micro-architecture specification of the logic circuit from reading and comprehending the Product Requirement Document (PRD).
・Developing the Register Transfer Level (RTL) design from the micro-architecture specification using Verilog or SystemVerilog as the HDL.
・Developing standalone test benches to verify the RTL behavior.
・Writing and verifying SystemVerilog Assertions (SVA) for a design.
・Writing timing constraints and clock definition for synthesis and place and route tools.
・Running industry-standard synthesis tools (e.g., Genus or Design Compiler) and being able to fix timing problems if they arise.
・Understanding various design tradeoffs including timing/area/power and knowing how to improve them.
・Reading and understanding the Static Timing Analysis (STA) reports from an industry-standard STA tool (e.g., Prime Time).
・Cross-functional interactions and communication with various teams within SiTime including analog, verification, backend, system, and test engineering teams.
・Post-Si bring-up, validation, and debugging.
・Developing the Register Transfer Level (RTL) design from the micro-architecture specification using Verilog or SystemVerilog as the HDL.
・Developing standalone test benches to verify the RTL behavior.
・Writing and verifying SystemVerilog Assertions (SVA) for a design.
・Writing timing constraints and clock definition for synthesis and place and route tools.
・Running industry-standard synthesis tools (e.g., Genus or Design Compiler) and being able to fix timing problems if they arise.
・Understanding various design tradeoffs including timing/area/power and knowing how to improve them.
・Reading and understanding the Static Timing Analysis (STA) reports from an industry-standard STA tool (e.g., Prime Time).
・Cross-functional interactions and communication with various teams within SiTime including analog, verification, backend, system, and test engineering teams.
・Post-Si bring-up, validation, and debugging.
求める経験 / スキル
【Qualifications & Requirements】
・Master’s degree in electrical engineering plus 5 years of relevant work experience in the industry.
・Excellent verbal and written communication skills in English.
・Proficient in Verilog and SystemVerilog.
・Expertise in digital logic design fundamentals such as clock divider circuits, multi-clock logic designs, CDC, FIFO, FSM, etc.
・Experience in designing mixed-signal digital logic.
・Basic understanding of Discrete time Signal Processing theory, FIR, and IIR filter design.
・Solid experience in digital design flow including RTL design, synthesis, timing constraints, and STA.
・Skilled in scripting languages Perl/Tcl/Python.
【Desired Characteristics & Attributes】
・Ph.D. in electrical/computer engineering plus 3 years of relevant industry experience.
・2-5 years of experience in designing high-precision digital arithmetic logic and Digital Signal Processing.
・2-5 years of experience in designing Digital Phase-Locked Loops (DPLL).
・Experience in complex FSM design.
・Familiarity with MATLAB, Simulink, or any other high-level modeling tools.
・Experience in low-power digital design flow.
・Basic understanding of the Control Theory.
・Master’s degree in electrical engineering plus 5 years of relevant work experience in the industry.
・Excellent verbal and written communication skills in English.
・Proficient in Verilog and SystemVerilog.
・Expertise in digital logic design fundamentals such as clock divider circuits, multi-clock logic designs, CDC, FIFO, FSM, etc.
・Experience in designing mixed-signal digital logic.
・Basic understanding of Discrete time Signal Processing theory, FIR, and IIR filter design.
・Solid experience in digital design flow including RTL design, synthesis, timing constraints, and STA.
・Skilled in scripting languages Perl/Tcl/Python.
【Desired Characteristics & Attributes】
・Ph.D. in electrical/computer engineering plus 3 years of relevant industry experience.
・2-5 years of experience in designing high-precision digital arithmetic logic and Digital Signal Processing.
・2-5 years of experience in designing Digital Phase-Locked Loops (DPLL).
・Experience in complex FSM design.
・Familiarity with MATLAB, Simulink, or any other high-level modeling tools.
・Experience in low-power digital design flow.
・Basic understanding of the Control Theory.
勤務地
東京都
想定年収
800 万円 ~ 2,500 万円
外資系半導体メーカー
仕事内容
・Developing SV-RNM models for both analog and mixed-signal circuits
・Developing verification plan from chip or block specifications
・Developing UVM-based verification environment (scoreboards, monitors, sequencers, etc.)
・Developing digital-top verification in System Verilog
・Defining and writing System Verilog Assertions (SVA)
・Defining and writing functional coverages and covergroups
・Running simulations and debugging simulation results
・Reviewing verification results for Tape-out sign-off
・Communicating with stakeholders (design/test/verification) to facilitate teamwork and efficient sharing of information and exchange of ideas
・Developing verification plan from chip or block specifications
・Developing UVM-based verification environment (scoreboards, monitors, sequencers, etc.)
・Developing digital-top verification in System Verilog
・Defining and writing System Verilog Assertions (SVA)
・Defining and writing functional coverages and covergroups
・Running simulations and debugging simulation results
・Reviewing verification results for Tape-out sign-off
・Communicating with stakeholders (design/test/verification) to facilitate teamwork and efficient sharing of information and exchange of ideas
求める経験 / スキル
【Qualifications & Requirements】
・MS (BS) degree in electrical/computer engineering or related fields with 5 (8) years of work experience doing verification in the semiconductor industry
・Good verbal and written communication skills in English
・Proficient in SystemVerilog and SystemVerilog OOP
・Fluency in utilizing scripting languages such as Perl / Python
・Proficient (through work experience) in verification using UVM
・Strong experience writing SystemVerilog Assertions (SVA)
・Understanding of Analog schematic and experience with Cadence Virtuoso
・Basic understanding of digital design using Verilog
・Ability to communicate and work effectively with geographically dispersed teams of mixed-signal, digital design and analog design engineers
・Ability to work independently and drive solutions to challenging problems
【Desired Qualification】
・Experience with generating functional models for analog blocks using SystemVerilog RNM, Wreal (V-AMS), or similar techniques
・Experience with UVM-AMS methodology
・Solid experience with Formal Property Verification (FPV)
・Programming experience writing OOP code in C++
・Excellent written and verbal communication skills in English
・Experience with performing analog mixed-signal verification
・Proven track record in working well with others in fast-paced and collaborative work environment
・Knowledge of analog design
・Knowledge of synthesizable digital design
・Experience working on verification of datapath designs including filters
・MS (BS) degree in electrical/computer engineering or related fields with 5 (8) years of work experience doing verification in the semiconductor industry
・Good verbal and written communication skills in English
・Proficient in SystemVerilog and SystemVerilog OOP
・Fluency in utilizing scripting languages such as Perl / Python
・Proficient (through work experience) in verification using UVM
・Strong experience writing SystemVerilog Assertions (SVA)
・Understanding of Analog schematic and experience with Cadence Virtuoso
・Basic understanding of digital design using Verilog
・Ability to communicate and work effectively with geographically dispersed teams of mixed-signal, digital design and analog design engineers
・Ability to work independently and drive solutions to challenging problems
【Desired Qualification】
・Experience with generating functional models for analog blocks using SystemVerilog RNM, Wreal (V-AMS), or similar techniques
・Experience with UVM-AMS methodology
・Solid experience with Formal Property Verification (FPV)
・Programming experience writing OOP code in C++
・Excellent written and verbal communication skills in English
・Experience with performing analog mixed-signal verification
・Proven track record in working well with others in fast-paced and collaborative work environment
・Knowledge of analog design
・Knowledge of synthesizable digital design
・Experience working on verification of datapath designs including filters
勤務地
東京都
想定年収
800 万円 ~ 2,500 万円
外資系半導体メーカー
仕事内容
・Design analog and mixed-signal circuits meeting architectural requirements and technical specifications
・Contribute to the architectural definition of the design and chip integration
・Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Support other projects as needed by management or as business needs change
・Contribute to the architectural definition of the design and chip integration
・Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Support other projects as needed by management or as business needs change
求める経験 / スキル
【Qualifications & Requirements】
・M.S. in Electrical Engineering or related field with minimum 4 years of related experience, or Ph.D. in Electrical Engineering with minimum 2 years of related experience
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
・Integer-N and fractional-N PLL
・Sigma-Delta ADCs
・Temperature sensor
・Analog and digital filters
・Quartz or MEMS oscillator
・Sub-threshold circuits
・Low noise regulator and bandgap
・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
・M.S. in Electrical Engineering or related field with minimum 4 years of related experience, or Ph.D. in Electrical Engineering with minimum 2 years of related experience
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
・Integer-N and fractional-N PLL
・Sigma-Delta ADCs
・Temperature sensor
・Analog and digital filters
・Quartz or MEMS oscillator
・Sub-threshold circuits
・Low noise regulator and bandgap
・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
勤務地
東京都
想定年収
800 万円 ~ 2,500 万円
外資系半導体メーカー
仕事内容
・Contribute to the architectural definition of the design and chip integration
・Technical leader for chip level design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Coach, mentor and develop junior/mid-level analog designers, foster cross-functional collaboration.
・Technical leader for chip level design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM
・Work closely with Layout Engineers to validate proper layout, using all best-known methods
・Document assigned blocks, and hold preliminary and final design review meetings
・Actively participate in the chip bring-up, evaluation and characterization, with emphasis on owned blocks
・Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks
・Coach, mentor and develop junior/mid-level analog designers, foster cross-functional collaboration.
求める経験 / スキル
【Qualifications & Requirements】
・M.S. in Electrical Engineering or related field with minimum 15 years of related experience, or Ph.D. in Electrical Engineering with minimum 12 years of related experience
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
・Integer-N and fractional-N PLL
・Sigma-Delta ADCs
・Temperature sensor
・Analog and digital filters
・Quartz or MEMS oscillator
・Sub-threshold circuits
・Low noise regulator and bandgap
・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
・Good facilitation skill for project/design review meeting
・Excellent analytical, problem-solving, written/verbal communication.
・Proven leadership and ability to collaborate across system architects, digital teams, layout, test, manufacturing
【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
・M.S. in Electrical Engineering or related field with minimum 15 years of related experience, or Ph.D. in Electrical Engineering with minimum 12 years of related experience
・Excellent academic record with published research projects prototyped and proven in silicon
・Detailed knowledge of CMOS circuits and noise analysis
・Core expertise in one of the following areas:
・Integer-N and fractional-N PLL
・Sigma-Delta ADCs
・Temperature sensor
・Analog and digital filters
・Quartz or MEMS oscillator
・Sub-threshold circuits
・Low noise regulator and bandgap
・High-speed output drivers
・Ability to oversee circuit layout for critical blocks
・Knowledge of programming languages: MATLAB, VerilogA
・Proficient in using Cadence analog design tools
・Good facilitation skill for project/design review meeting
・Excellent analytical, problem-solving, written/verbal communication.
・Proven leadership and ability to collaborate across system architects, digital teams, layout, test, manufacturing
【Desired Characteristics & Attributes】
・Passionate, self-starter with a strong commitment to flawless execution
・Excellent written and verbal communication skills required
・Ability to work well with others in a fast-paced collaborative team environment
勤務地
東京都
想定年収
800 万円 ~ 2,500 万円
外資系半導体メーカー
仕事内容
■デジタル回路エンジニアとして、下記業務を担当頂きます。
• 製品要件ドキュメント（PRD）の読解と理解に基づき、ロジック回路のマイクロアーキテクチャ仕様を開発
• マイクロアーキテクチャ仕様に基づき、VerilogまたはSystem VerilogをHDLとして使用してレジスタ転送レベル（RTL）設計を開発
• RTL動作を検証するためのスタンドアロン・テストベンチを開発
• 設計のSystem Verilogアサーション（SVA）を記述および検証
• 合成ツールおよび配置配線ツール用のタイミング制約とクロック定義を記述
• 業界標準の合成ツール（Genus、Design Compilerなど）を実行し、タイミング問題が発生した場合は修正
• タイミング／面積／消費電力を含む様々な設計トレードオフを理解し、改善方法を知る
• 業界標準のSTAツール（Prime Timeなど）の静的タイミング解析（STA）レポートを読解および理解する
• 社内のアナログ、検証、バックエンド、システム、テストエンジニアリングなど、様々なチームとのクロスファンクショナルなやり取りとコミュニケーションチーム
• SI後の立ち上げとデバッグ
• 製品要件ドキュメント（PRD）の読解と理解に基づき、ロジック回路のマイクロアーキテクチャ仕様を開発
• マイクロアーキテクチャ仕様に基づき、VerilogまたはSystem VerilogをHDLとして使用してレジスタ転送レベル（RTL）設計を開発
• RTL動作を検証するためのスタンドアロン・テストベンチを開発
• 設計のSystem Verilogアサーション（SVA）を記述および検証
• 合成ツールおよび配置配線ツール用のタイミング制約とクロック定義を記述
• 業界標準の合成ツール（Genus、Design Compilerなど）を実行し、タイミング問題が発生した場合は修正
• タイミング／面積／消費電力を含む様々な設計トレードオフを理解し、改善方法を知る
• 業界標準のSTAツール（Prime Timeなど）の静的タイミング解析（STA）レポートを読解および理解する
• 社内のアナログ、検証、バックエンド、システム、テストエンジニアリングなど、様々なチームとのクロスファンクショナルなやり取りとコミュニケーションチーム
• SI後の立ち上げとデバッグ
求める経験 / スキル
【必須】
・半導体/電気電子メーカーでのデジタル回路設計のご経験5年以上
・RTL or VerilogのCoding経験
・英語アレルギーがなくやる気がある方(コミュニケーションレベル）
・Matlab, Simulinkの経験/知識歓迎
・半導体/電気電子メーカーでのデジタル回路設計のご経験5年以上
・RTL or VerilogのCoding経験
・英語アレルギーがなくやる気がある方(コミュニケーションレベル）
・Matlab, Simulinkの経験/知識歓迎
勤務地
東京都
想定年収
800 万円 ~ 2,500 万円
Rapidus株式会社
仕事内容
半導体デバイスが長期間安定して動作することを保証するため、各種信頼性試験の計画・実施・解析を行います。
デバイス物理や劣化メカニズムの理解に基づき、製品リスクを未然に防ぎ、品質保証および顧客信頼の確立に貢献します。
▼下記いずれかをお任せいたします。
【１】
・プロセス各工程（FEOL/MOL/BEOL）における各種要素信頼性、および、製品レベル信頼性の評価データの解析、寿命推定。
・各種信頼性メカニズム・モデルの開発や改良。
・各種開発部門と連携してのデバイス・プロセス開発と同時・並行での信頼性開発・作りこみと検証。
・開発完了時におけるQualification検証。
・量産時や市場での不良に対して原因解明と対策を、関連開発部門および品質管理部門と連携して推進。
・上記推進に必要となる評価プログラムの作成・更新。
【２】
・信頼性評価フローおよび試験規格の理解
・既存信頼性試験（高温・電圧ストレス等）の実施
・試験データの整理・レポート作成
・不良発生時の情報収集・対応
・信頼性試験条件の設計および評価計画立案
・劣化現象・寿命データの解析
・新製品・新プロセスの信頼性認定対応
・信頼性TEGモニタの立案・作成
・簡易的な故障解析と関係部署連携
【使用するツール】
・セミオーオートプローバー・パラメトリックアナライザ
・オートプローバー・パラメトリックテストシステム
・EM試験装置
・レイアウトエディタ
デバイス物理や劣化メカニズムの理解に基づき、製品リスクを未然に防ぎ、品質保証および顧客信頼の確立に貢献します。
▼下記いずれかをお任せいたします。
【１】
・プロセス各工程（FEOL/MOL/BEOL）における各種要素信頼性、および、製品レベル信頼性の評価データの解析、寿命推定。
・各種信頼性メカニズム・モデルの開発や改良。
・各種開発部門と連携してのデバイス・プロセス開発と同時・並行での信頼性開発・作りこみと検証。
・開発完了時におけるQualification検証。
・量産時や市場での不良に対して原因解明と対策を、関連開発部門および品質管理部門と連携して推進。
・上記推進に必要となる評価プログラムの作成・更新。
【２】
・信頼性評価フローおよび試験規格の理解
・既存信頼性試験（高温・電圧ストレス等）の実施
・試験データの整理・レポート作成
・不良発生時の情報収集・対応
・信頼性試験条件の設計および評価計画立案
・劣化現象・寿命データの解析
・新製品・新プロセスの信頼性認定対応
・信頼性TEGモニタの立案・作成
・簡易的な故障解析と関係部署連携
【使用するツール】
・セミオーオートプローバー・パラメトリックアナライザ
・オートプローバー・パラメトリックテストシステム
・EM試験装置
・レイアウトエディタ
求める経験 / スキル
＜必須経験＞
いずれかのご経験をお持ちの方
①要素信頼性か製品信頼性のいずれかでの経験がある方（デバイス・プロセス開発を主として取り組む中での開発完了フェーズにおける信頼性担当も含む）
②半導体の電気計測経験
＜歓迎経験＞
・プロセス技術、デバイス技術の開発実務経験
・測定プログラム、解析プログラムの作成や機能追加等の経験
・Python、Spotfire、JMP等を用いたデータサイエンスの実務活用経験
・セミオートプローバーまたはオートプローバーを用いた電気計測経験があれば尚可
・パッケージ信頼性計測経験があれば尚可
・半導体信頼性に関する知識があれば尚可
・レイアウトエディタを使用したTEGのレイアウト経験があれば尚可
＜求める人物像＞
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む
・人とのコミュニケーションを苦手としない人
・個の活躍に加えてチームプレイもできる人
いずれかのご経験をお持ちの方
①要素信頼性か製品信頼性のいずれかでの経験がある方（デバイス・プロセス開発を主として取り組む中での開発完了フェーズにおける信頼性担当も含む）
②半導体の電気計測経験
＜歓迎経験＞
・プロセス技術、デバイス技術の開発実務経験
・測定プログラム、解析プログラムの作成や機能追加等の経験
・Python、Spotfire、JMP等を用いたデータサイエンスの実務活用経験
・セミオートプローバーまたはオートプローバーを用いた電気計測経験があれば尚可
・パッケージ信頼性計測経験があれば尚可
・半導体信頼性に関する知識があれば尚可
・レイアウトエディタを使用したTEGのレイアウト経験があれば尚可
＜求める人物像＞
・大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上 ※修了見込含む
・人とのコミュニケーションを苦手としない人
・個の活躍に加えてチームプレイもできる人
従業員数
1,024名
勤務地
北海道
想定年収
400 万円 ~ 非公開
従業員数
1,024名
株式会社ニューフレアテクノロジー
仕事内容
★★本件についてご興味ございましたら、詳細をTeamsまたはお電話にて紹介させていただきます。お気兼ねなくお申し付けください★★
【業務内容】
〇当社の電子ビーム描画装置の仕様に基づき、下記補機の中の、オゾン生成装置(POG)とドライポンプユニット(DPU)の半導体独自の安全規格に基づく設計、EOL設計(生産終了部品の対応)をメインで行っていただきます。
・オゾン生成装置(POG) ★
・ドライポンプユニット(DPU) ★
・冷却水循環装置(CHL)
・恒温水循環装置(TRU)
・マスク管理搬送装置(RMS)
■オゾン生成装置(POG)の役割
電子ビームを当てた際に発生する有機物や微粒子等を除去し洗浄するための高純度オゾンガスを供給するユニットです。電子ビームの軌道安定性や描画精度を維持するために必要な重要なユニットです。
■ドライポンプユニット(DPU)の役割
チャンバーの真空環境を生成・維持するためのユニットです。電子ビームの軌道安定性や描画精度を維持するための真空環境を作るのに必要な重要ユニットです。
■業務の流れ
・コンセプト、システム構成(機械・電気・制御・ソフト）の企画・立案
・仕様検討、基本設計(装置への適用案)、スケジュール検討
・詳細設計、評価項目、スケジュール決定
・製造
・評価
※詳細設計～製造～評価業務は外注先のメーカー様と協力しながら行うことが多いです。
【働き方】
〇部署の平均残業時間：約25時間／月
〇リモートワーク：平均2日／週 ※業務に支障がない範囲で利用可
〇フレックス勤務
〇出張：基本なし
【キャリアステップ】
〇入社1年度：オゾン生成装置及びドライポンプユニット担当
〇入社2~3年後：新規開発プロジェクトへの参加、他のユニット設計
【電子ビームマスク描画装置の魅力】
〇スマートフォンやタブレットPCなど、私たちの生活になくてはならない通信機器の高機能化、小型・軽量化に影響を与えている半導体集積回路（LSI）の大量生産に大きく貢献してる装置です。
〇こうした更なる高密度化、微細化が求められているLSIにおいて、その微細化し複雑になる回路パターンの描画を可能にするのが、当社の電子ビームマスク描画装置であり、半導体そのものの技術革新にとってなくてはならない存在となっております。
〇現在市場の9割ものシェアを誇り、更なる装置の技術進化に向けて研究・開発を続けており、未だ世にない最先端の技術に触れたい方にはぴったりの職場となります。
【職場や職務の魅力】
〇電子ビームマスク描画装置は、半導体の回路パターンを転写する原版となるフォトマスクを製造する設備で、半導体の需要増加などにより今後も市場規模の拡大が期待されています。顧客の多くは海外大手半導体企業であり、若手社員もグローバルに活躍できます。ユニット設計は電子ビームマスク描画装置内が構成されるユニット類の新規設計、EOL設計、環境対応設計を担当して頂きます。
【業務内容】
〇当社の電子ビーム描画装置の仕様に基づき、下記補機の中の、オゾン生成装置(POG)とドライポンプユニット(DPU)の半導体独自の安全規格に基づく設計、EOL設計(生産終了部品の対応)をメインで行っていただきます。
・オゾン生成装置(POG) ★
・ドライポンプユニット(DPU) ★
・冷却水循環装置(CHL)
・恒温水循環装置(TRU)
・マスク管理搬送装置(RMS)
■オゾン生成装置(POG)の役割
電子ビームを当てた際に発生する有機物や微粒子等を除去し洗浄するための高純度オゾンガスを供給するユニットです。電子ビームの軌道安定性や描画精度を維持するために必要な重要なユニットです。
■ドライポンプユニット(DPU)の役割
チャンバーの真空環境を生成・維持するためのユニットです。電子ビームの軌道安定性や描画精度を維持するための真空環境を作るのに必要な重要ユニットです。
■業務の流れ
・コンセプト、システム構成(機械・電気・制御・ソフト）の企画・立案
・仕様検討、基本設計(装置への適用案)、スケジュール検討
・詳細設計、評価項目、スケジュール決定
・製造
・評価
※詳細設計～製造～評価業務は外注先のメーカー様と協力しながら行うことが多いです。
【働き方】
〇部署の平均残業時間：約25時間／月
〇リモートワーク：平均2日／週 ※業務に支障がない範囲で利用可
〇フレックス勤務
〇出張：基本なし
【キャリアステップ】
〇入社1年度：オゾン生成装置及びドライポンプユニット担当
〇入社2~3年後：新規開発プロジェクトへの参加、他のユニット設計
【電子ビームマスク描画装置の魅力】
〇スマートフォンやタブレットPCなど、私たちの生活になくてはならない通信機器の高機能化、小型・軽量化に影響を与えている半導体集積回路（LSI）の大量生産に大きく貢献してる装置です。
〇こうした更なる高密度化、微細化が求められているLSIにおいて、その微細化し複雑になる回路パターンの描画を可能にするのが、当社の電子ビームマスク描画装置であり、半導体そのものの技術革新にとってなくてはならない存在となっております。
〇現在市場の9割ものシェアを誇り、更なる装置の技術進化に向けて研究・開発を続けており、未だ世にない最先端の技術に触れたい方にはぴったりの職場となります。
【職場や職務の魅力】
〇電子ビームマスク描画装置は、半導体の回路パターンを転写する原版となるフォトマスクを製造する設備で、半導体の需要増加などにより今後も市場規模の拡大が期待されています。顧客の多くは海外大手半導体企業であり、若手社員もグローバルに活躍できます。ユニット設計は電子ビームマスク描画装置内が構成されるユニット類の新規設計、EOL設計、環境対応設計を担当して頂きます。
求める経験 / スキル
★半導体業界"以外"からのご転身も大歓迎です★
【必須】
設備/産業機械/精密機器・装置の〈機械設計or電気設計or保守〉経験に加えて下記のいずれか経験をお持ちの方
・真空取扱い経験と知識のある方
・ガス取扱い経験と知識のある方
【必須】
設備/産業機械/精密機器・装置の〈機械設計or電気設計or保守〉経験に加えて下記のいずれか経験をお持ちの方
・真空取扱い経験と知識のある方
・ガス取扱い経験と知識のある方
従業員数
1,044名
（（2025年3月31日現在））
勤務地
神奈川県
想定年収
600 万円 ~ 1,300 万円
従業員数
1,044名
（（2025年3月31日現在））
-
職種から求人を探す
-
業種から求人を探す
-
勤務地から求人を探す
-
年収から求人を探す
転職支援サービスお申し込み